期刊文献+
共找到75篇文章
< 1 2 4 >
每页显示 20 50 100
基于改进YOLO v8n-seg的羊只实例分割方法
1
作者 王福顺 王旺 +2 位作者 孙小华 王超 袁万哲 《农业机械学报》 EI CAS CSCD 北大核心 2024年第8期322-332,共11页
羊只实例分割是实现羊只识别和跟踪、行为分析和管理、疾病监测等任务的重要前提。针对规模化羊场复杂养殖环境中,羊只个体存在遮挡、光线昏暗、个体颜色与背景相似等情况所导致的羊只实例错检、漏检问题,提出了一种基于改进YOLO v8n-se... 羊只实例分割是实现羊只识别和跟踪、行为分析和管理、疾病监测等任务的重要前提。针对规模化羊场复杂养殖环境中,羊只个体存在遮挡、光线昏暗、个体颜色与背景相似等情况所导致的羊只实例错检、漏检问题,提出了一种基于改进YOLO v8n-seg的羊只实例分割方法。以YOLO v8n-seg网络作为基础模型进行羊只个体分割任务,首先,引入Large separable kernel attention模块以增强模型对实例重要特征信息的捕捉能力,提高特征的代表性及模型的鲁棒性;其次,采用超实时语义分割模型DWR-Seg中的Dilation-wise residual模块替换C2f中的Bottleneck模块,以优化模型对网络高层特征的提取能力,扩展模型感受野,增强上下文语义之间的联系,生成带有丰富特征信息的新特征图;最后,引用Dilated reparam block模块对C2f进行二次改进,多次融合从网络高层提取到的特征信息,增强模型对特征的理解能力。试验结果表明,改进后的YOLO v8n-LDD-seg对羊只实例的平均分割精度mAP_(50)达到92.08%,mAP_(50:90)达到66.54%,相较于YOLO v8n-seg,分别提升3.06、3.96个百分点。YOLO v8n-LDD-seg有效提高了羊只个体检测精度,提升了羊只实例分割效果,为复杂养殖环境下羊只实例检测和分割提供了技术支持。 展开更多
关键词 羊只 个体检测 实例分割 改进YOLO v8n-ldd-seg网络
下载PDF
LDD-CMOS中ESD及其相关机理 被引量:11
2
作者 马巍 郝跃 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第8期892-896,共5页
LDD工艺是CMOS集成电路进入亚微米后应用最广泛的技术 ,该技术很好地改善了沟道电场分布 ,避免了在器件漏端的强场效应 ,在可靠性方面明显地提高器件及电路的热载流子寿命 .然而 ,LDD结构的抗ESD的能力却大大降低了 .文中通过实验和分... LDD工艺是CMOS集成电路进入亚微米后应用最广泛的技术 ,该技术很好地改善了沟道电场分布 ,避免了在器件漏端的强场效应 ,在可靠性方面明显地提高器件及电路的热载流子寿命 .然而 ,LDD结构的抗ESD的能力却大大降低了 .文中通过实验和分析 ,研究了在ESD过程中 ,LDDgg nMOS器件的Snapback对器件潜在损伤的影响 。 展开更多
关键词 ldd—CMOS ESD潜在损伤 SNAPBACK
下载PDF
一种采用CMOS工艺实现LDD自动温度补偿电路的方法
3
作者 乔庐峰 聂辰 +2 位作者 徐勇 王欢 王志功 《解放军理工大学学报(自然科学版)》 EI 北大核心 2009年第1期12-16,共5页
为了采用CMOS工艺实现单芯片半导体激光驱动器中的自动温度补偿电路,提出了温度与补偿电流之间具有差分放大器增益特性的补偿电路结构。给出了电路的原理图,讨论了补偿特性的理论分析方法。对补偿特性进行了仿真,给出了仿真曲线。整个... 为了采用CMOS工艺实现单芯片半导体激光驱动器中的自动温度补偿电路,提出了温度与补偿电流之间具有差分放大器增益特性的补偿电路结构。给出了电路的原理图,讨论了补偿特性的理论分析方法。对补偿特性进行了仿真,给出了仿真曲线。整个芯片采用CSMC 0.6μm混合信号工艺实现,测试表明,在-20℃^+85℃内可以满足常用半导体激光器的温度补偿需要,消光比的波动小于1.2 dB。 展开更多
关键词 半导体激光器驱动电路 自动温度补偿 CMOS工艺
下载PDF
超深亚微米LDD nMOSFET中的非幸运电子模型效应
4
作者 杨林安 于春利 郝跃 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2005年第7期1390-1395,共6页
通过对采用0.18μmCMOS工艺制造的两组不同沟道长度和栅氧厚度的LDD器件电应力退化实验发现,短沟薄栅氧LDDnMOSFET(Lg=0.18μm,Tox=3.2nm)在沟道热载流子(CHC)应力下的器件寿命比在漏雪崩热载流子(DAHC)应力下的器件寿命要短,这与通常... 通过对采用0.18μmCMOS工艺制造的两组不同沟道长度和栅氧厚度的LDD器件电应力退化实验发现,短沟薄栅氧LDDnMOSFET(Lg=0.18μm,Tox=3.2nm)在沟道热载流子(CHC)应力下的器件寿命比在漏雪崩热载流子(DAHC)应力下的器件寿命要短,这与通常认为的DAHC应力(最大衬底电流应力)下器件退化最严重的理论不一致.因此,这种热载流子应力导致的器件退化机理不能用幸运电子模型(LEM)的框架理论来解释.认为这种“非幸运电子模型效应”是由于最大碰撞电离区附近具有高能量的沟道热电子,在Si SiO2界面产生界面陷阱(界面态)的区域,由Si SiO2界面的栅和漏的重叠区移至沟道与LDD区的交界处以及更趋于沟道界面的运动引起的. 展开更多
关键词 ldd NMOSFET 热载流子退化 沟道热载流子应力 漏雪崩热载流子应力 幸运电子模型
下载PDF
LDD MOS器件模拟及热载流子效应分析
5
作者 徐杰 张文俊 张锐 《电测与仪表》 北大核心 2008年第4期57-60,共4页
在深亚微米的工艺条件下,随着栅氧厚度、结深、沟道长度的减小,漏端最大电场强度增大,热载流子效应的影响变大,它对器件的寿命、可靠性等有很大影响。因此,要得到一个最佳的器件性能,通过对热载流子效应的分析,特别是通过对LDD MOS器件... 在深亚微米的工艺条件下,随着栅氧厚度、结深、沟道长度的减小,漏端最大电场强度增大,热载流子效应的影响变大,它对器件的寿命、可靠性等有很大影响。因此,要得到一个最佳的器件性能,通过对热载流子效应的分析,特别是通过对LDD MOS器件的模拟,分析了轻掺杂漏对热载流子效应的抑制作用,以及轻掺杂源漏的注入剂量和能量对器件的影响。通过分析我们可以看到:LDD结构通过两条途径来抑制热载流子效应:弱化漏端电场和使得漏端最大电场离开栅极。增大注入剂量对于提高电流驱动能力有好处,但在剂量达到约1×1013cm-2以后,驱动电流的增加就显得困难。最后我们得出n-区掺杂浓度1×1013cm-2附近,注入能量定为30keV时器件性能最佳。 展开更多
关键词 场效应管 热载流子效应 lddMOS
下载PDF
击穿18V的高压LDD PMOS器件的研制
6
作者 王晓慧 杜寰 韩郑生 《微电子学与计算机》 CSCD 北大核心 2007年第7期72-75,共4页
从Synopsys TCAD的软件模拟出发,基于0.8μm标准CMOS工艺,通过重新设计高压N阱,以及优化器件LDD区域注入剂量,成功研制了栅长0.8μm击穿电压达到18V的LDD结构的高压PMOS器件,并实现了低高压工艺的兼容。研制的宽长比为18/0.8的PMOS器件... 从Synopsys TCAD的软件模拟出发,基于0.8μm标准CMOS工艺,通过重新设计高压N阱,以及优化器件LDD区域注入剂量,成功研制了栅长0.8μm击穿电压达到18V的LDD结构的高压PMOS器件,并实现了低高压工艺的兼容。研制的宽长比为18/0.8的PMOS器件截止电流在500pA以下,阈值电压为-1.5V,-10V栅压下饱和电流为-5.6mA,击穿电压为-19V。器件主要优点是关态漏电小,且器件尺寸不增加,不影响集成度,满足微显示像素驱动电路对高压器件的尺寸要求,另外与其他高压器件相比更容易实现,节约了成本。 展开更多
关键词 高压PMOS器件 轻掺杂漏 击穿电压 器件模拟
下载PDF
适于器件及电路分析的全耗尽短沟道LDD/LDS SOI MOSFET器件模型
7
作者 奚雪梅 王阳元 《电子学报》 EI CAS CSCD 北大核心 1996年第5期53-57,62,共6页
本文系统描述了全耗尽短沟道LDD/LDSSOIMOSFET器件模型的电流电压特性。该模型扩展了我们原有的薄膜全耗尽SOIMOSFET模型,文中着重分析了器件进入饱和区后出现的沟道长度调制效应,及由于LDD/LDS区的... 本文系统描述了全耗尽短沟道LDD/LDSSOIMOSFET器件模型的电流电压特性。该模型扩展了我们原有的薄膜全耗尽SOIMOSFET模型,文中着重分析了器件进入饱和区后出现的沟道长度调制效应,及由于LDD/LDS区的存在对本征MOS器件电流特性的影响。模型计算结果与实验曲线吻合较好。同时,本电流模型将本征MOSFET模型与LDD/LDS区分开,形式简洁,参数提取方便,便于移植入电路模拟程序中。 展开更多
关键词 ldd/LDS SOI-MOSFET 器件模型 半导体集成电路
下载PDF
高速亚微米LDDE/D门的研究
8
作者 余山 章定康 黄敞 《微电子学与计算机》 CSCD 北大核心 1992年第2期47-48,F003,共3页
本文分析了基本上按1μm、2μm、3μm、4μm设计规则设计的轻掺杂漏(LDD)E/D门的门延迟,提出了设计与制造高速LDDE/D电路的基本思想。
关键词 ldd-E/D门 门延迟 电路 设计
下载PDF
0.8μm CMOS LDD器件可靠性实验和分析
9
作者 余山 章定康 黄敞 《电子科学学刊》 CSCD 1994年第4期402-406,共5页
针对实验中发现的亚微米LDD结构的特殊的衬底电流现象和退化现象,进行了二维器件数值模拟,解释了LDD器件退化的原因,最后提出了LDD器件的优化工艺条件。
关键词 模拟 可靠性 ldd结构 电子器件
下载PDF
非对称轻掺杂漏(LDD)MOSFET
10
作者 陈学良 王自惠 《Journal of Semiconductors》 EI CAS CSCD 北大核心 1990年第2期136-139,共4页
提出并制作了一种仅有漏端轻掺杂区的MOSFET新结构──非对称LDD MOSFET。它与通常LDD MOSFET相比,抑制热载流子效应的能力相同,源漏串联电阻降低40%左右,线性区和饱和区的跨导分别增加50%和20%左右。用该器件制作的CMOS电路,其速度... 提出并制作了一种仅有漏端轻掺杂区的MOSFET新结构──非对称LDD MOSFET。它与通常LDD MOSFET相比,抑制热载流子效应的能力相同,源漏串联电阻降低40%左右,线性区和饱和区的跨导分别增加50%和20%左右。用该器件制作的CMOS电路,其速度性能优于通常LDD MOSFET制作的同样电路。 展开更多
关键词 MOSFET 非对称 掺杂 热载流子 源漏
下载PDF
35KCMOS器件LDD结构的SPICE宏模型 被引量:2
11
作者 刘文永 丁瑞军 冯琪 《红外与毫米波学报》 SCIE EI CAS CSCD 北大核心 2008年第6期465-469,共5页
针对BSIM3v3模型在35K低温下无法模拟LDD(轻掺杂漏区)所引起的串联电阻异常,提出了可以模拟这一异常的SPICE宏模型.通过修改CMOS器件常温BSIM3v3模型中的一些与温度有关的参数值,得到35K BSIM3v3模型.模拟结果表明,根据此模型进行参数... 针对BSIM3v3模型在35K低温下无法模拟LDD(轻掺杂漏区)所引起的串联电阻异常,提出了可以模拟这一异常的SPICE宏模型.通过修改CMOS器件常温BSIM3v3模型中的一些与温度有关的参数值,得到35K BSIM3v3模型.模拟结果表明,根据此模型进行参数提取后的Ⅰ-Ⅴ特性曲线与实测曲线十分吻合.最后,运用此模型对CMOS传输门和两级运算放大器进行仿真,结果表明LDD串联电阻效应对这些电路产生了重要影响,该模型明显提高了低温BSIM3v3的仿真精度. 展开更多
关键词 轻掺杂漏区 串联电阻 BSIM3V3 SPICE模型 CMOS 低温
下载PDF
LDD NMOS器件热载流子退化研究 被引量:1
12
作者 刘海波 郝跃 +1 位作者 张进城 刘道广 《微电子学》 CAS CSCD 北大核心 2002年第6期445-448,共4页
 对LDD(轻掺杂漏)NMOS器件的热载流子退化特性进行了研究,发现LDDNMOS器件的退化呈现出新的特点。通过实验与模拟分析,得出了热载流子应力下LDDNMOS退化特性不同于常规(非LDD)NMOS的物理机制。并通过模拟对此观点进行了验证。
关键词 轻掺杂漏 MOS器件 热载流子退化 界面态
下载PDF
应力下LDD nMOSFET栅控产生电流退化特性研究 被引量:1
13
作者 陈海峰 过立新 杜慧敏 《固体电子学研究与进展》 CAS CSCD 北大核心 2012年第2期115-119,共5页
研究了LDD nMOSFET栅控产生电流在电子和空穴交替应力下的退化特性。电子应力后栅控产生电流减小,相继的空穴注人中和之前的陷落电子而使得产生电流曲线基本恢复到初始状态。进一步发现产生电流峰值在空穴应力对电子应力引发的退化的恢... 研究了LDD nMOSFET栅控产生电流在电子和空穴交替应力下的退化特性。电子应力后栅控产生电流减小,相继的空穴注人中和之前的陷落电子而使得产生电流曲线基本恢复到初始状态。进一步发现产生电流峰值在空穴应力对电子应力引发的退化的恢复程度与阈值电压和最大饱和漏电流不同。电子应力中陷落电子位于栅漏交叠区附近的沟道侧I区和LDD侧的II区中氧化层中。GIDL应力中,空穴注入进II区中和了陷落电子,使得产生电流的退化基本得到恢复,但这些空穴并未有效中和I区中的陷落电子,因此阈值电压和最大饱和漏电流退化恢复的程度较小,分别为20%和7%。 展开更多
关键词 轻掺杂漏区 产生电流 应力 阈值电压 饱和漏电流
下载PDF
超深亚微米非对称Halo LDD低功耗新器件的研究分析 被引量:1
14
作者 田豫 黄如 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第5期510-515,共6页
提出了一种新的器件结构——非对称 Halo L DD低功耗器件 ,该器件可以很好地抑制短沟效应 ,尤其可以很好地改善 DIBL效应、热载流子效应以及降低功耗等 ,是低功耗高集成度电路的优选结构之一 .分析了非对称 HaloL DD器件的主要特性 ,并... 提出了一种新的器件结构——非对称 Halo L DD低功耗器件 ,该器件可以很好地抑制短沟效应 ,尤其可以很好地改善 DIBL效应、热载流子效应以及降低功耗等 ,是低功耗高集成度电路的优选结构之一 .分析了非对称 HaloL DD器件的主要特性 ,并将其与常规结构、非对称 L DD结构、非对称 Halo结构的器件进行了比较并进行了参数优化分析 . 展开更多
关键词 超深亚微米 非对称 Haloldd 低功耗 高集成度电路
下载PDF
Effect of Band Trap Band Current on DCIV Spectrum Peaks at LDD Drain Region in 0.275μm nMOST's
15
作者 刘东明 杨国勇 +2 位作者 王金延 许铭真 谭长华 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第2期122-126,共5页
Interface traps generated under hot carrier (HC) stress in LDD nMOST's are monitored by the direct current current voltage (DCIV) measurement technique and charge pumping (CP) technique.The measured and analyzed... Interface traps generated under hot carrier (HC) stress in LDD nMOST's are monitored by the direct current current voltage (DCIV) measurement technique and charge pumping (CP) technique.The measured and analyzed results show that the D peak in DCIV spectrum,which related to the drain region,is affected by a superfluous drain leakage current.The band trap band tunneling current is dominant of this current. 展开更多
关键词 direct current current voltage (DCIV) hot carrier reliability band trap band current charge pumping (CP)
下载PDF
Halo LDDP-Si TFT工艺参数优化 被引量:1
16
作者 刘小红 顾晓峰 《电脑知识与技术》 2008年第10期211-212,233,共3页
该文提出了多晶硅薄膜晶体管的一种Halo LDD新结构,Halo LDD结构能够有效地抑制短沟道效应,合理的Halo区掺杂分布会极大地改善小尺寸器件性能。文中采用工艺模拟软件Tsuprem4和器件模拟软件Medici研究模拟了Halo结构的工艺参数对器件... 该文提出了多晶硅薄膜晶体管的一种Halo LDD新结构,Halo LDD结构能够有效地抑制短沟道效应,合理的Halo区掺杂分布会极大地改善小尺寸器件性能。文中采用工艺模拟软件Tsuprem4和器件模拟软件Medici研究模拟了Halo结构的工艺参数对器件性能的影响,并进行优化。分析表明,Halo注入角度、能量和剂量的增大会提高器件的阂值电压和开关比,降低泄漏电流和阀值漂移,有效的抑制热栽流子效应;但也会部分地降低驱动能力,因此,要综合考虑,根据具体的条件,得到Halo结构最佳的工艺参数。 展开更多
关键词 多晶硅薄膜晶体管 HALO ldd 模拟
下载PDF
An Improved Method to Extract Generation of Interface Trap in Hot-Carrier-Stressed LDD n-MOSFET
17
作者 杨国勇 毛凌锋 +4 位作者 王金延 霍宗亮 王子欧 许铭真 谭长华 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第8期803-808,共6页
A new improved technique,based on the direct current current voltage and charge pumping methods,is proposed for measurements of interface traps density in the channel and the drain region for LDD n MOSFET.This tech... A new improved technique,based on the direct current current voltage and charge pumping methods,is proposed for measurements of interface traps density in the channel and the drain region for LDD n MOSFET.This technique can be applied to virgin samples and those subjected to hot carrier stress,and the latter are known to cause the interface damage in the drain region and the channel region.The generation of interface traps density in the channel region and in the drain region can be clearly distinguished by using this technique. 展开更多
关键词 hot carrier stress ldd ultra thin gate oxide two step degradation
下载PDF
Halo LDD结构多晶硅薄膜晶体管的模拟研究
18
作者 刘小红 顾晓峰 于宗光 《电子器件》 CAS 2008年第6期1783-1785,1789,共4页
提出了多晶硅薄膜晶体管的一种Halo LDD新结构,这种结构是在基于LDD结构的基础上,在沟道靠近源、漏端引入高掺杂的Halo区。并利用工艺和器件模拟软件对该Halo LDD P-Si TFT的电学特性进行了分析,并将其与常规结构、LDD结构和Halo结构进... 提出了多晶硅薄膜晶体管的一种Halo LDD新结构,这种结构是在基于LDD结构的基础上,在沟道靠近源、漏端引入高掺杂的Halo区。并利用工艺和器件模拟软件对该Halo LDD P-Si TFT的电学特性进行了分析,并将其与常规结构、LDD结构和Halo结构进行了比较。发现Halo LDD结构的P-Si TFT能有效地降低泄漏电流、抑制阈值电压漂移和Kink效应;减少因尺寸减小后所带来的一系列问题。 展开更多
关键词 多晶硅薄膜晶体管 HALO ldd 模拟
下载PDF
轻掺杂漏LDD MOSFET的工艺及特性
19
作者 郑庆平 章倩苓 +1 位作者 阮刚 陈晓 《应用科学学报》 CAS CSCD 1991年第4期309-314,共6页
对LDD MOSFET的两种形成技术——侧向刻蚀和边墙技术进行了分析和比较,证明了边墙技术对控制轻掺杂区域长度具有更高的精确性;同时,利用边墙技术和全离子注入工艺,在硅栅NMOS工艺基础上,成功地制得了1μm沟道长度的LDD MOSFET.测试结果... 对LDD MOSFET的两种形成技术——侧向刻蚀和边墙技术进行了分析和比较,证明了边墙技术对控制轻掺杂区域长度具有更高的精确性;同时,利用边墙技术和全离子注入工艺,在硅栅NMOS工艺基础上,成功地制得了1μm沟道长度的LDD MOSFET.测试结果表明,LDD MOSFET击穿电压高于常规MOSFET 3V以上,同时阈值电压的短沟效应明显减小.这些优点意味着LDD MOSFET结构在VLSI中有着广泛的应用前景. 展开更多
关键词 MOSFET ldd 短沟道效应 边墙技术
下载PDF
势垒层注入氢离子的AlGaN/GaN LDD-HEMT设计与仿真
20
作者 杨鹏 杨琦 刘帅 《半导体技术》 CAS CSCD 北大核心 2018年第12期905-911,共7页
普通结构AlGaN/GaN高电子迁移率晶体管(HEMT)器件受漏极高压影响,器件沟道内的电场线在栅电极附近不断汇聚,最终导致AlGaN/GaN HEMT器件提前击穿。为了提高AlGaN/GaN HEMT器件的耐电压能力和沟道电场均匀性,先建立漏极离子轻掺杂(LDD)... 普通结构AlGaN/GaN高电子迁移率晶体管(HEMT)器件受漏极高压影响,器件沟道内的电场线在栅电极附近不断汇聚,最终导致AlGaN/GaN HEMT器件提前击穿。为了提高AlGaN/GaN HEMT器件的耐电压能力和沟道电场均匀性,先建立漏极离子轻掺杂(LDD)结构的AlGaN/GaN HEMT模型,在势垒层中引入带负电荷的氟离子会降低沟道内的正极化电荷,形成类似于"栅场板"结构,以增加导通电阻为代价降低栅电极附近沟道内电场峰值。之后在漏极附近势垒层进行氢离子注入,来补偿LDD结构输出特性的损失,并进一步均匀沟道电场分布,提高AlGaN/GaN HEMT器件的耐压特性。最终设计的AlGaN/GaN HEMT器件导通电阻为0. 766 mΩ·cm2,击穿电压为1 176 V。 展开更多
关键词 AlGaN/GaN高电子迁移率晶体管(HEMT)器件 漏极离子轻掺杂(ldd)技术 增强型HEMT 击穿电压 氢离子注入
下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部