通过PO-KELM的3D NAND FLASH寿命预测方法研究

随着半导体行业的快速发展,以及各种芯片国产化的趋势越来越明显,3D NAND FLASH作为当前存储器件的重要代表,其寿命预测对于保障系统可靠性至关重要。因此,通过硬件搭建现场可编程门阵列采集平台,对3D NAND FLASH进行特性分析,在不同擦除/写入次数下模拟FLASH可能发生的不同误码情况,分析耐久性、数据保持特性以及读、写干扰特性的变化趋势。同时提出鹦鹉优化器改进的核极限机器学习机,由于核极限学习机参数寻优困难,鹦鹉优化器通过搜索位置提高参数寻优速度和准确度。采用将已使用的循环次数作为输出结果对FLASH进行寿命预测。实验结果表明,相比其他机器学习,采用鹦鹉优化的核极限学习机预测模型精度可以达到98.5%,在提升训练速度和准确度中具有重要的现实意义。

3D NAND闪存中氟攻击问题引起的字线漏电的改进

随着3D NAND闪存向更高层数堆叠,后栅工艺下,金属钨(W)栅字线(WL)层填充工艺面临的挑战进一步增大.由于填充路径增长,钨栅在沉积过程中易产生空洞,造成含氟(F)副产物的聚集,引起氟攻击问题.具体表现为,在后续高温制程的激发下,含氟副产物向周围结构扩散,侵蚀其周边氧化物层,导致字线漏电,影响器件的良率及可靠性.本文首先分析了在3D NAND闪存中氟攻击的微观原理,并提出了通过低压退火改善氟攻击问题的方法.接下来对平面薄膜叠层与三维填充结构进行常压与低压下的退火实验,并使用多种方法对残留氟元素的浓度与分布进行表征.实验结果表明,适当条件下的低压退火,使得钨栅中的残余氟有效地被排出,可以有效降低字线的漏电指数,提高3D NAND闪存的质量.

3D NAND闪存P/E次数的快速测评与寿命预测

基于3D三层单元NAND闪存的固态硬盘由于存储密度高、每比特成本低,正逐渐成为大规模存储系统中占主导地位的存储介质。随着技术的发展,3D NAND闪存芯片的存储密度越来越高,可靠性也越来越差。可靠性的降低和厂商制定寿命标称值过于保守导致闪存芯片在未达到实际寿命前被过早地淘汰,造成不必要的浪费。通过机器学习预测模型对闪存芯片进行寿命预测可以优化存储策略,有效延长寿命并减少损失。然而因生产工艺差异,导致闪存芯片之间的错误特性有一定的不同,会影响对闪存芯片寿命预测的准确度。本文经过实验发现数据保留错误的误比特率可用来表征擦/写次数,并提出通过将相邻字线写入特定内容的方法激励字线间干扰,可有效减少耗时并提高寿命预测准确率,经验证可缩短耗时约90.9%,预测准确率可提高33.3个百分点。

基于自适应块分配策略的NAND闪存垃圾回收算法

在NAND闪存垃圾回收算法中,冷热分离可以提高垃圾回收效率。但是,现有算法将数据分为固定数量的类,没有考虑数据写入过程中热度的聚类变化。为了解决这一问题,对基于自适应块分配策略的垃圾回收算法进行研究。通过监督受害块的有效页比例和分配块的写入频率来调节块分配池大小,避免数据热度分类不准确带来的块闲置问题,实现更高效的冷热分离。实验结果表明,该算法在降低垃圾回收开销以及提高磨损均衡程度上均有所提升。

3D NAND闪存中TiN与氧化表面F吸附作用的第一性原理研究

随着3D NAND技术的发展,存储阵列工艺的堆叠层数越来越高,后栅工艺中金属钨(W)栅字线(WL)层填充的工艺也面临越来越严峻的挑战.钨栅沉积工艺中的主要挑战在于氟攻击问题,钨栅填充时产生的空洞导致了含氟(F)副产物的积聚,并在后续高温制程的激发下,扩散侵蚀其周边氧化物层,致使字线漏电,严重影响器件的良率及可靠性.为改善氟攻击问题,通常在钨栅沉积之前再沉积一层薄的氮化钛作为阻挡层.然而在对栅极叠层组分分析中发现,F元素聚集在TiN薄膜表面,并且难以通过退火排出.本文采用第一性原理计算,研究了TiN薄膜表面吸附含F物种的情况,提出TiN的表面氧化能加剧对含F物种的吸附作用,仿真结果指导了栅极工艺过程的优化方向.基于第一性原理计算结果,提出氨气吹扫表面处理方法,有效改善了3D NAND中的氟攻击问题,将字线漏电率降低25%,晶圆翘曲度降低43%.

基于USB 3.0的NAND FLASH数据存储设计

由于目前采用的串口和USB 2.0检测坏块、实现数据读取的方法存在数据读取慢以及数据稳定性低的问题,而在高速大容量存储装置设计中,存储器通常采用NAND FLASH,故提出一种基于USB 3.0总线的NAND FLASH数据存储设计。采用FPGA作为逻辑主控单元,选用USB 3.0芯片CYUSB3014作为FPGA与上位机的通信桥梁,并在FPGA软件上设计ECC数据校验纠错以及NAND FLASH的坏块管理。用户可通过上位机实现数据读取、擦除以及分析。实验结果表明,所设计系统可通过USB 3.0接口将NAND FLASH中存储的数据传输到上位机,传输速度实际可达39 MB/s。

基于P-BiCS架构的hynix 3D Nand Flash产品结构分析

阐述随着电子产品及大数据信息存储应用需求增加,3D Nand Flash产品市场持续增长。介绍一种主流的3D Nand Flash技术架构,并分析应用P-BiCS架构的hynix 3D Nand Flash产品的结构及成分。

基于NAND Flash的海量存储器的设计

针对存储系统中对存储容量和存储带宽的要求不断提高,设计了一款高性能的超大容量数据存储器。该存储器采用NAND Flash作为存储介质,单板载有144片芯片,分为3组,每组48片,降低了单片的存储速度,实现了576 Gbyte的海量存储。设计采用FPGA进行多片NAND Flash芯片并行读写来提高读写带宽,使得大容量高带宽的存储器得以实现。针对NAND Flash存在坏块的缺点,提出了相应的管理方法,保证了数据的可靠性。

NAND flash图像记录系统坏块管理关键技术

提出了NAND flash型高速大容量图像记录系统的高效坏块管理方案。针对坏块表的快速检索和可靠存储问题,提出了基于位索引的坏块信息快速检索结构;为解决坏块快速匹配问题,提出了基于滑动窗口的无效块预匹配机制;对于突发坏块造成写入速度下降问题,提出了滞后回写机制。系统架构全部用硬件方式在FPGA中实现,实验结果表明:检索8个物理块坏块信息仅耗时2个时钟周期;预匹配和正确物理地址生成耗时都为0个时钟周期;突发坏块发生时系统写入速度不受影响,滞后写回在最差情况下耗时也仅22.280 36 ms;系统持续写入速度最大为848.65 MB/s,读取速度为1 265.5 MB/s,擦除速度为9 120.245 MB/s,系统存储容量为160 GB,坏块管理保留容量为8 GB,纠错能力为1 bit/512 B。

开放式大容量NAND Flash数据存储系统设计与实现

完成了一种基于NAND Flash存储介质的开放式大容量数据存储系统设计,包括硬件系统以及软件系统的设计,并在软件设计中重点提出了应用于NAND闪存的数据管理算法,通过二级地址映射,按块中的脏页数回收脏块和按时间标记转移静态信息实现坏块管理,均匀损耗.该设计能为各种存储器件提供底层的NAND闪存存储系统,使其能方便快速地存储数据而不需要考虑NAND闪存的物理特性.

NAND Flash控制器硬件设计与仿真验证

NAND Flash存储芯片的整体性能,在很大程度上会受到NAND Flash控制器的影响。为此在对NAND Flash的存储结构和接口进行仔细分析的基础上,设计了控制器的硬件功能,确定了各个命令执行时的设备状态转换关系,并在仿真环境下,利用NAND Flash控制器进行存储介质的读写及擦除等操作,全面验证了控制器的功能。结果表明,控制器工作正常,符合设计目标。

基于NAND Flash的高速大容量存储系统的设计

针对空间相机地面检测设备数据信息量大、存储速度快的特点,采用性能优良的NAND型Flash为存储介质,FPGA为控制核心,实现了高速大容量存储系统的设计。针对数据存储速度的提升,引入双plane操作、并行及流水线的方式控制Flash阵列。通过对Flash芯片中坏块特点的研究,引入了坏块管理部分。实验结果表明,该系统能够完成空间相机大量原始数据的高速记录工作,保证了数据记录的实时性及可靠性。

大容量NAND Flash文件系统中的地址映射算法研究

随着Flash芯片容量的日益增长,如何设计低空间复杂度的Flash管理算法已经成为RAM空间受限的嵌入式存储系统的一个关键问题.本文根据文件在Flash介质上连续存放的特性,引入区段的概念,提出基于极大映射区段的地址映射算法,并使用简单的数据结构和高效的算法来维护映射中的区段,大大减小了Flash文件系统的RAM用量.最后,通过不同应用负载的实验验证了该算法的有效性.在部分应用负载下,可降低高达95%的RAM使用量.

一种Nand Flash ECC校验设计及FPGA实现

基于汉明码设计了ECC校验算法,在基于FPGA的NAND Flash存储器上实现了纠错功能。该算法每4 kbyte生成3 byte ECC校验信息,能够检测双比特错误且纠正单比特错误,算法简单,占用硬件资源较少,提高了存储系统的可靠性,具有一定实用价值。

基于FPGA和NAND Flash的存储器ECC设计与实现

针对以NAND Flash为存储介质的高速大容量固态存储器,在存储功能实现的过程中可能出现的错"位"现象,在存储器的核心控制芯片,即Xilinx公司Virtex-4系列FPGA XC4VLX80中,设计和实现了用于对存储数据进行纠错的ECC算法模块。在数据存入和读出过程中,分别对其进行ECC编码,通过对两次生成的校验码比较,对发生错误的数据位进行定位和纠正,纠错能力为1 bit/4 kB。ECC算法具有纠错能力强、占用资源少、运行速度快等优点。该设计已应用于某星载存储系统中,为存储系统的可靠性提供了保证。

NAND Flash存储的坏块管理方法

针对NAND Flash海量存储时对数据可靠性的要求,提出了一种基于在FPGA内部建立RAM存储有效块地址的坏块管理方法。在海量数据存储系统中,通过调用检测有效块地址函数确定下一个有效块地址并存入建好的寄存器中,对NANDFlash进行操作时,不断更新和读取寄存器的内容,这样就可以实现坏块的管理。实验证明,本方法可以大大减小所需寄存器的大小并节省了FPGA资源,经过对坏块的管理,可以使数据存储的可靠性有很大的提升。

基于NAND FLASH的多路并行存储系统中坏块策略的研究

大规模固态闪存系统可以引入多路并行技术来支持高速数据传输,但随着闪存存储容量增加也需要采取有效的坏块处理机制来解决严重的坏块访存问题.面向NAND FLASH多路并行固态存储系统,提出了一种高效坏块管理策略,采取并行存储坏块编码技术来节约坏块表存储空间,减少坏块处理功耗,同时采取坏块表重构处理技术有效解决了系统中的同位置坏块难题.针对四路并行的NAND FLASH存储系统,实验结果表明:该策略节约了25%的坏块表RAM存储空间,提高了约1.5倍的查询效率,降低了约30%的坏块处理功耗,并对并行存储数量具有良好的可扩展性.

模式可配置的NAND Flash纠错系统设计与实现

针对NAND flash存储器设计一种模式可配置的纠错系统的电路结构,该结构可以预防错误位数大于设计纠错位数的情况发生。提出一种高速并行BCH编译码的电路设计方法,并导出一种无需有限域求逆运算的BM迭代算法的硬件实现方法。通过复用编码算法电路与译码算法电路,同时结合流水线技术与乒乓操作技术,实现以较小的硬件资源开销提高纠错系统性能。该纠错系统电路在EP4CE15E22C8系列FPGA芯片上实现,并进行测试分析。测试结果表明:在相同的系统工作频率下,该纠错系统电路的数据吞吐率是传统串行纠错电路的8倍,而硬件资源开销只增加1倍;与传统的NAND flash纠错电路相比,该纠错电路结构相对独立,可移植性强,可满足多种应用场合的需要。

一种新型NAND Flash坏块管理算法的研究与实现

本文在研究NAND Flash常用坏块管理方法的基础上,提出了一种基于FPGA的NAND Flash坏块管理方案。该方案运用坏块替换策略,将所有块分为数据块区和好块保留区,通过在FPGA片内RAM建立基于位索引的坏块位标记表BBT(bad block table)和块保留映射表RTT(reserved translate table)实现坏块的识别和替换,同时将两表保存于NAND Flash中,保证了坏块信息的非易失存储和坏块查询的高速性能。本方案全面考虑了坏块产生、坏块识别、坏块信息存储、坏块高速替换,是坏块管理的完整解决方案。经实验表明该方案具有坏块信息容量小、替换速度快、实现可靠等优点。

基于NANDFLASH的双备份数据存储器的设计与实现

针对航天飞行器恶劣的工作环境,结合相关课题的任务要求和技术指标,设计了一种可以工作在高温、高压、高冲击、高过载环境下的数据存储装置。选用XC3S400型号FPGA作为中央控制处理器,控制AD芯片实现对4路采样频率为27kHz噪声信号的同步采集,同时控制RS-422异步串行通信接口接收一路码率为9 830 400 bit/s的PCM数据流。最后将采集编码后的4路噪声信号和PCM解码数据按一定的帧格式进行混合编帧后双备份并行存入NAND型FLASH中。大量实验测试结果表明,固态存储器能够实现对四路噪声信号及一路PCM数据的准确采集及实时可靠存储。