基于芯片封装的微系统模块PDN设计优化

随着IC芯片的供电电源趋向低电压以及大电流,基于2.5D硅通孔技术(Through-Silicon-Via,TSV)、倒扣焊、高温共烧陶瓷(High Temperature Co-fired Ceramics,HTCC)、3D堆叠等的微系统模块的电源分配系统(Power De‐livery Network,PDN)的设计越来越重要。芯片电流经过PDN互连产生输出噪声,这些互连必须提供一个较优低阻抗的信号返回路径,保持芯片焊盘间恒定的供电电压且维持在一个很小的容差范围内,通常在5%以内。基于芯片封装系统(Chip Package System,CPS),结合TSV硅基板、HTCC管壳、PCB三级协同对微系统模块PDN提出设计及优化方法,从直流设计、交流阻抗设计分别进行阐述,并运用芯片电源模型(Chip Power Model,CPM),结合时域分析实现了电源纹波PDN低阻抗设计。

PdN、PdN_2分子的结构与势能函数

在Pd的RECP近似下,运用B3LYP方法,对Pd采用基集合SDD,对N采用基集合AUG-cc-pVTZ,对PdN和PdN2分子的微观结构进行了理论计算.PdN分子的基电子状态为4!-,PdN2分子的最稳定构型为单重态的线性Pd—N—N(C∞V),其电子状态为1!+.采用最小二乘法拟合出PdN分子的Murrell-Sorbie势能函数,使用多体展式理论导出了势函数中的参数,进而给出PdN2分子基态势函数的解析表达式,其势能面准确地复现了平衡稳态结构和能量关系,表现了Pd内迁移的详细过程,存在一个C2V构型的鞍点(RNN=0.11700nm,RPdN=0.22088nm).由图得到内迁移的能垒为0.5197eV,与计算值0.4560eV接近.

高速高密度PCB的PI与PDN

从高速高密度PCB设计的角度,总结了PI与PDN的关系,分析了PDN等效电路与阻抗特性,讨论了PDN目标阻抗估算方法.

基于PDNS的BitTorrent算法仿真研究

采用数据包级并行分布式仿真工具对典型BitTorrent算法进行大规模仿真,研究大规模P2P下载算法性能,并介绍其建模方法,模拟并行分布式网络仿真器平台下具有可扩展性框架的BitTorrent算法。实验结果表明,该方案能够有效测试多机仿真分层拓扑中典型用户行为的算法性能,且是有效的。

LTE系统ATTACH过程中PDN连接建立的研究与设计

为了实现LTE系统提出的"永远在线"的目的,开机附着(ATTACH)过程中必须伴随分组数据网(Packet Data Net-work,PDN)的连接建立过程,其实质就是默认承载建立过程。对LTE协议栈非接入层总体架构进行介绍;对ATTACH过程中PDN连接过程进行研究,提出了一种PDN连接建立的设计方法,该设计方法避免了资源浪费,实现了LTE终端在开机过程和出现异常时EMM模块和ESM模块间交互流程的统一。并用规范描述语言(Specification and Description Language,SDL)/树表结合表示法(Tree and Tabular Combined Notation,TTCN)对PDN连接建立过程设计进行了测试仿真,结果显示此设计完全符合LTE标准。

共电感电磁带隙结构的电磁干扰抑制性能研究

提出了一种抑制多层印刷电路板(PCB)电源分配网络(PDN)电磁干扰(EMI)的单元组共电感电磁带隙(EBG)结构。该EBG结构是在电源层上蚀刻阵列正八边形EBG单元,在四个相邻八边形EBG单元围成的公共区域内蚀刻出环绕的共享电感,并与四个EBG单元分别连接。研究分析了共电感绕制圈数以及单元尺寸对EBG结构性能的影响。仿真结果表明,该EBG结构可以较好地平衡感性、容性分布,频率禁带宽,EMI隔离性能优越,采用边长10 mm网格单元可在3.59~5.93 GHz、7.35~10 GHz实现噪声隔离度优于-40 dB的禁带性能;而采用边长30 mm的网格单元可在1.08~4.74 GHz的频带内实现噪声隔离度优于-60 dB的禁带性能。实验结果与仿真结果基本吻合。

基于ADS的微系统电源完整性仿真及优化

随着芯片制造技术和封装技术的发展,电子产品内部的器件集成度和信号速度在持续提高,微系统成为一种新兴的形式,这导致了对电源完整性的要求不断提高。不合理的电源完整性设计将会给电源质量和信号质量带来极大的干扰,甚至会使系统崩溃。针对所设计的多芯片微系统设计进行了电源完整性的仿真,并利用基板、PCB去耦电容网络协同去耦的方式对电源分配网络阻抗进行了优化,解决了微系统内部的空间有限与去耦电容需求量大的矛盾,保证了微系统的电源完整性。

4G移动VPDN业务故障分析及维护建议

4G网络的大规模部署和高速接入便捷优势,促使越来越多的企业网用户采用移动VPDN作为业务实现的解决方案。接入方式和终端的多样性导致部分场景下业务触发失败,影响用户体验。通过对某企业的4G移动VPDN失败案例分析,给出设置企业网接入点(APN)的注意事项和移动VPDN业务维护保障的建议。

并行/分布式网络模拟系统PDNS的实现及其性能分析

网络模拟是进行计算机网络性能研究、系统分析、设计和实现的一种重要方法。采用并行/分布式的计算方法可以较为准确、有效的模拟大规模的网络拓扑结构。本文介绍分析了基于NS的并行/分布式网络模拟平台PDNS,并分析了局域网内PDNS的模拟性能。

LTE系统中PDN连接过程的建立与实现

作为全IP化的LTE系统,接入分组数据网成为数据传输的重要手段。PDN连接过程是LTE通信系统接入分组数据网的一个重要过程,其目的是在UE和分组数据网络间建立一个默认承载。笔者通过对LTE终端协议栈结构的介绍,筛选出PDN连接过程涉及到的模块,提出了一种终端PDN连接过程的设计和实现的方法。使用TTCN测试工具对终端PDN连接过程的开发软件进行了测试与仿真,结果显示此过程完全符合LTE标准,验证了设计的正确性和可行性。

基于埋容材料的PDN阻抗仿真与优化

为满足高速、高密PCB对电源完整性的要求,降低电源分配网络(PDN)阻抗,减少去耦电容数量,对分立电容、电源/地平面、埋容材料等影响PDN阻抗的因素进行分析,利用Cadence Sigrity软件对埋容材料在降低PDN阻抗方面的作用进行仿真,优化去耦电容。结果表明,埋容材料的高介电常数、薄介质厚度的特性可减小分立电容的安装电感,降低分立电容与电源/地平面的反谐振,在优化PDN阻抗与减少去耦电容方面作用显著,非常适用于高密板及对电源质量要求较高的场合。

基于PDNS的并行网络模拟脚本自动生成系统设计与实现

网络模拟已成为研究Internet的重要手段,如何提高模拟的效率成为研究重点。本文以并行网络模拟器PDNS为例进行研究,通过分析网络模拟的各个步骤、TCL脚本语法规范等提出了基于PDNS的并行网络模拟脚本自动生成系统。实验结果表明,基于PDNS的并行网络模拟脚本自动生成系统生成的脚本运行正确。

基于可分解的多目标进化算法的PDN阻抗的优化

频率的电源分配网络设计是一个多目标优化问题。应用多目标进化算法优化电源分配网络的阻抗,其中去耦电容的个数和种类成为了PDN中两个需要优化的目标函数,这使得PDN中的输入阻抗,在截止频率内小于目标阻抗以达到设计要求。为解决这个问题,应用可分解的多目标进化算法,同时优化这两个目标,以获得期望的ParetoFront(PF)。实验证明,该设计方法易于实现,且效果良好、稳定性强。优化的PDN的输入阻抗满足设计要求并且优化的去耦电容的个数和种类逼近PF。

基于PDN原理的硬件电路简洁化设计流程

基于电源传输完整性PDN理论原理,阐述了一种硬件电路的精细化设计流程。区别于通用电路设计方法,PDN设计流程通过建立优选器件表、电源评估、构建平面电容、电源仿真等设计步骤,构建电源频率阻抗仿真曲线,能极大提高硬件电路的集成度,有效降低冗余器件的种类数和总数。专业测试人员经过电源完整性测试证明,通过PDN设计的硬件电路可以有效抑制电源纹波、噪声等电气性能参数,降低了设计单板上30%的阻容器件,产品性能完全满足电信级服务器的硬件要求。

高速数字电路PDN与PSIJ联合分析

阐述了高速数字电路电源分配网络(PDN)与电源噪声引发的时序抖动(PSIJ)联合分析方法。介绍了一种新的PDN目标阻抗定义方式,通过对PDN等效电路模型与电路PSIJ敏感度特性进行分析,推导高速电路PSIJ与PDN电路参数(包括电阻、电感与电容)的关系,建立联合分析方法,并简述了基于PSIJ的PDN优化算法。

一种多芯片多输入PDN分布式建模及去耦方法

现阶段比较成熟的电源配送网络(PDN)分析方法多是针对单芯片单电源端口进行,无法满足高速系统多电源轨道的需求。文中通过对N端口网络的理论推导,分析了多电源端口PDN阻抗增加的原理,引入多输入阻抗的概念,用以精确捕捉PDN电流分布特性,进而提出了一种适用于多芯片多输入PDN的分布式建模方法,并给出复杂PDN整板去耦方案。实验例证表明,给出的去耦方案能有效地将所有芯片的多输入阻抗降低到目标阻抗之下,满足系统5%噪声容限范围要求。

基于PDNS的僵尸网络抽象模型研究与实现

通过分析PDNS内部机制和协议添加的基本原理,以及基于IRC协议的僵尸网络传播控制模型,提出了基于PDNS的僵尸网络抽象模型。在PDNS上实现了僵尸网络与蠕虫、分布式拒绝服务攻击三种安全事件的联合运行,从而较好的模拟了大规模僵尸网络的传播、控制和攻击过程。实验结果表明,基于PDNS的僵尸网络模型可根据不同的扫描策略对僵尸网络进行真实模拟,从而为网络安全态势预测与分析提供详细的数据支持。

PCB上PDN自阻抗双端口网络测量方法及仿真验证

介绍了PDN自阻抗的特点、单端口网络分析法测量PDN自阻抗的局限及双端口网格分析法的原理、具体应用等,并给出了六层、十层PCB板的仿真与测试结果。结果表明:用双端口网格分析法的阻抗测试结果在1 GHz以下的频段内具有较好的准确性。

1D介质型EBG噪声隔离性能的有限元建模分析

提出了一种分析多层印刷电路板电源分配网络(power distribution network,PDN)中一维(1D)介质型电磁带隙(electromagnetic band-gap,EBG)结构噪声隔离性能的1D有限元数值计算方法.将1D介质型EBG的3D结构简化为1D有限元模型,通过直接求解波动方程获得传输系数T、反射系数R以及散射参数S.利用R-T曲线可直观地判定频率禁带,而采用分贝表示的S21参数则更方便评价噪声隔离度.根据介质型EBG的周期数、介电常数和周期长度等参数对噪声隔离性能影响的仿真结果,针对少周期、不完全禁带EBG结构提出了先采用多周期EBG结构预测禁带,再通过调整介电常数和周期长度扩展禁带和增强噪声隔离度的两阶段设计方法.采用3D全波电磁仿真验证了1D有限元算法的合理性.

基于CPS的微系统模块DDR3信号PISI分析

对微系统分部件的TSV、管壳和微模组,分别从信号完整性分析过程中建模的参数设置、DDR3电源分配系统(Power Delivery Network,PDN)的直流压降分析和交流阻抗分析、信号分析、判据等方面进行了阐述,并结合芯片电源模型(Chip Power Model, CPM)和PCB板进行基于芯片封装系统(Chip Package System, CPS)的协同设计。提出微系统中分部件参数设置的方法,电源完整性(Power Integrity,PI)直流仿真和交流阻抗低阻抗设计方法,完整链路级联分析DDR3信号完整性(Signal Integrity,SI)的方法。从DDR3时域分析图和时序脚本得出该分析方法效果显著,可指导微系统PISI分析及版图优化。