期刊文献+
共找到22篇文章
< 1 2 >
每页显示 20 50 100
基于TTA的异步微处理器设计及其VLSI实现 被引量:3
1
作者 石伟 陈芳园 +4 位作者 王志英 任洪广 苏博 王友瑞 陆洪毅 《电子学报》 EI CAS CSCD 北大核心 2011年第2期395-401,共7页
本文针对传输触发体系结构设计了一款异步微处理器.由于异步TTA采用分布式的控制方式,数据相关会导致程序执行错误,因此提出了一种数据源选择技术来保证程序执行的正确性,并给出了异步TTA的微体系结构与电路实现.最后,在0.18μm工艺下... 本文针对传输触发体系结构设计了一款异步微处理器.由于异步TTA采用分布式的控制方式,数据相关会导致程序执行错误,因此提出了一种数据源选择技术来保证程序执行的正确性,并给出了异步TTA的微体系结构与电路实现.最后,在0.18μm工艺下采用基于宏单元的异步集成电路设计方法实现了该异步微处理器.实验结果表明提出的数据源选择技术能够有效保证异步TTA微处理器正确执行,同时异步TTA计算内核功耗仅为相应同步计算内核功耗的40%左右. 展开更多
关键词 传输触发结构 异步电路 低功耗 vlsi设计
下载PDF
采用异步电路的低功耗微控制器的VLSI设计与实现 被引量:7
2
作者 俞颖 周磊 闵昊 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2001年第10期1346-1351,共6页
介绍了一个采用异步电路设计的低功耗微控制器的电路结构及其 VL SI的实现 .该设计利用异步电路具有的低功耗特性 ,用异步逻辑设计并实现了一个 8位低功耗微控制器 .该微控制器与用传统同步方法设计 PIC16 C6 1的指令集兼容 ,功能相仿 ,... 介绍了一个采用异步电路设计的低功耗微控制器的电路结构及其 VL SI的实现 .该设计利用异步电路具有的低功耗特性 ,用异步逻辑设计并实现了一个 8位低功耗微控制器 .该微控制器与用传统同步方法设计 PIC16 C6 1的指令集兼容 ,功能相仿 ,在 CHARTERED0 .6 μm的工艺条件下 ,平均功耗只有 PIC16 C6 1的 16 % . 展开更多
关键词 异步逻辑 低功耗设计 微控制器设计 集成电路设计 vlsi
下载PDF
连续小波变换VLSI实现综述 被引量:19
3
作者 苏立 何怡刚 《电路与系统学报》 CSCD 2003年第2期86-91,共6页
小波变换是信号处理、图像压缩和模式识别等诸多领域中一个非常有效的数学分析工具。然而,实时小波变换计算量大,需要专用硬件来实现。连续小波变换的VLSI实现在处理速度、功耗及适用频率范围方面都具有较明显的优势,且实现方法灵活。... 小波变换是信号处理、图像压缩和模式识别等诸多领域中一个非常有效的数学分析工具。然而,实时小波变换计算量大,需要专用硬件来实现。连续小波变换的VLSI实现在处理速度、功耗及适用频率范围方面都具有较明显的优势,且实现方法灵活。本文对近年来有关该领域的研究情况作了综合评述,讨论了其中存在的问题,并指出了今后的若干发展方向,特别是瞬时缩展电路技术是实现低电压低功耗小波变换芯片的重要途经之一。 展开更多
关键词 连续小波变换 vlsi 低电压低功耗电路 瞬时缩展电路
下载PDF
一个异步低功耗微控制器的结构设计与VLSI实现
4
作者 俞颖 周磊 闵昊 《微电子学》 CAS CSCD 北大核心 2001年第3期225-228,共4页
介绍了一个低功耗微控制器的结构设计与 VLSI电路实现。适当地选择并设计了微控制器的体系结构和流水线 ,同时采用了异步逻辑的电路实现方法。该微控制器与 PIC1 6C61的指令集兼容 ,功能相仿。在 Chartered0 .6μm的工艺条件下 ,平均功... 介绍了一个低功耗微控制器的结构设计与 VLSI电路实现。适当地选择并设计了微控制器的体系结构和流水线 ,同时采用了异步逻辑的电路实现方法。该微控制器与 PIC1 6C61的指令集兼容 ,功能相仿。在 Chartered0 .6μm的工艺条件下 ,平均功耗只有 PIC1 6C61的 1 6%。与其他各种类型的现有微控制器相比 。 展开更多
关键词 低功耗电路 微控制器 异步逻辑 大规模集成电路 结构设计 vlsi
下载PDF
可由异步时钟驱动的高可靠性低功耗WDT
5
作者 梁浩 俞小平 陈士金 《电子技术应用》 2024年第10期18-23,共6页
看门狗定时器(WDT)已成为当前MCU系统中不可缺少的一部分。但随着MCU系统功能的增加,对于传统的WDT,由于其不能对异步驱动时钟进行处理或不能在低功耗模式下(系统时钟及外设时钟停止)运行,已经不适用于部分功能复杂的MCU。设计的WDT定... 看门狗定时器(WDT)已成为当前MCU系统中不可缺少的一部分。但随着MCU系统功能的增加,对于传统的WDT,由于其不能对异步驱动时钟进行处理或不能在低功耗模式下(系统时钟及外设时钟停止)运行,已经不适用于部分功能复杂的MCU。设计的WDT定时器对异步输入时钟及其衍生信号进行了优化,从而使其可由同步或异步时钟进行驱动,并能在低功耗模式下运行。 展开更多
关键词 WDT定时器 异步电路 低功耗电路
下载PDF
异步VLSI电路的低功耗技术研究
6
作者 张远奇 王静 《计算机工程与应用》 CSCD 北大核心 2001年第5期11-13,46,共4页
异步VLSI设计避免了时钟漂移问题且显示出了良好的电磁兼容和低功耗的特性。文章从几个方面分析了异步VLSI电路的低功耗属性,并对其实现方法进行了探讨。
关键词 异步电路 vlsi 低功耗 超大规模集成电路 电磁兼容
下载PDF
Implementation of low-swing differential interface circuits for high-speed on-chip asynchronous interconnection 被引量:2
7
作者 QIAO Fei YANG HuaZhong HUANG Gang WANG Hui 《Science in China(Series F)》 2008年第7期975-984,共10页
A novel low-swing interface circuit for high-speed on-chip asynchronous interconnection is proposed in this paper. It takes a differential level-triggered latch to recover digital signal with ultra low-swing voltage l... A novel low-swing interface circuit for high-speed on-chip asynchronous interconnection is proposed in this paper. It takes a differential level-triggered latch to recover digital signal with ultra low-swing voltage less than 50 mV, and the driver part of the interface circuit is optimized for low power using the driver-array method, With a capacity to work up to 500 MHz, the proposed circuit, which is simulated and fabricated using SMIC 0.18-pm 1.8-V digital CMOS technology, consumes less power than previously reported designs. 展开更多
关键词 low power circuit low-swing interface differential signaling tapered-buffer INTERCONNECT asynchronous circuit
原文传递
Low power DCVSL circuits employing AC power supply 被引量:3
8
作者 吴训威 杭国强 Massoud Pedram 《Science in China(Series F)》 2002年第3期232-240,共9页
In view of changing the type of energy conversion in CMOS circuits, this paper investigates low power CMOS circuit design, which adopts a gradually changing power clock. First, we discuss the algebraic expressions and... In view of changing the type of energy conversion in CMOS circuits, this paper investigates low power CMOS circuit design, which adopts a gradually changing power clock. First, we discuss the algebraic expressions and the corresponding properties of clocked power signals. Then the design procedure is summed up for converting complementary CMOS logic gates employing DC power to the power-clocked CMOS gates employing AC power. On this basis, the design of differential cas-code voltage switch logic (DCVSL) circuits employing AC power clocks is proposed. The PSPICE simulations using a sinusoidal power-clock demonstrate that the designed power-clocked DCVSL circuit has a correct logic function and low power characteristics. Finally, an interface circuit to convert clocked signals into the standard logic levels of a CMOS circuit is proposed, and its validity is verified by computer simulations. 展开更多
关键词 vlsi design low power technique AC power clocked DCVSL circuit.
原文传递
低功耗CMOS逻辑电路设计综述 被引量:13
9
作者 甘学温 莫邦燹 《微电子学》 CAS CSCD 北大核心 2000年第4期263-267,共5页
分析了 CMOS逻辑电路的功耗来源,从降低电源电压、减小负载电容和逻辑电路开关活动几率等方面论述了降低功耗的途径。讨论了深亚微米器件中亚阈值电流对功耗的影响以及减小亚阈值电流的措施,最后分析了高层次设计对降低功耗的关... 分析了 CMOS逻辑电路的功耗来源,从降低电源电压、减小负载电容和逻辑电路开关活动几率等方面论述了降低功耗的途径。讨论了深亚微米器件中亚阈值电流对功耗的影响以及减小亚阈值电流的措施,最后分析了高层次设计对降低功耗的关键作用,说明低功耗设计必须从设计的各个层次加以考虑,实现整体优化设计。 展开更多
关键词 vlsi CMOS逻辑电路 低功耗电路 电路设计
下载PDF
基于低功耗双边沿JK触发器的异步时序电路设计 被引量:8
10
作者 赵敏笑 余红娟 陈偕雄 《浙江大学学报(理学版)》 CAS CSCD 北大核心 2005年第1期45-48,共4页
从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.
关键词 低功耗 双边沿触发器 异步时序电路 逻辑设计
下载PDF
低功耗微处理器中异步流水线设计 被引量:2
11
作者 石伟 王友瑞 +3 位作者 陈芳园 任洪广 陆洪毅 王志英 《国防科技大学学报》 EI CAS CSCD 北大核心 2009年第5期33-37,共5页
随着工艺的不断进步及芯片上资源的不断增加,微处理器设计遇到了一系列问题:为芯片提供一个全局时钟网络越来越困难,时钟扭曲等问题越来越突出,芯片的功耗问题越来越严重。上述这些因素促使人们将注意力逐渐转向异步电路设计。在设计异... 随着工艺的不断进步及芯片上资源的不断增加,微处理器设计遇到了一系列问题:为芯片提供一个全局时钟网络越来越困难,时钟扭曲等问题越来越突出,芯片的功耗问题越来越严重。上述这些因素促使人们将注意力逐渐转向异步电路设计。在设计异步微处理器过程中,异步流水线的设计是一个非常重要的问题。首先总结了微处理器设计中出现的各种流水线结构,并给出了相应的异步实现;然后提出了一种异步流水线设计流程,用于加速异步流水线的设计;最后利用提出的流程设计实现了几种异步功能单元,实验结果表明异步电路能够有效降低电路的功耗。 展开更多
关键词 低功耗 流水线 异步电路 设计流程
下载PDF
ADTA-1:一种嵌入式异构双核微处理器 被引量:1
12
作者 陈芳园 石伟 +3 位作者 任洪广 王友瑞 王志英 陆洪毅 《国防科技大学学报》 EI CAS CSCD 北大核心 2009年第5期24-28,共5页
针对多核日益严重的功耗问题,利用异步技术在低功耗方面的优势,结合数据触发结构设计并实现了一种嵌入式异构双核微处理器(ADTA-1)。该设计将异步设计应用于嵌入式多核微处理器中,并在芯片中对异步微处理器进行了测试,验证了异步电路在... 针对多核日益严重的功耗问题,利用异步技术在低功耗方面的优势,结合数据触发结构设计并实现了一种嵌入式异构双核微处理器(ADTA-1)。该设计将异步设计应用于嵌入式多核微处理器中,并在芯片中对异步微处理器进行了测试,验证了异步电路在多核微处理器中的有效性和低功耗特性,为进一步设计和实现低功耗异步多核微处理器进行了有益的探索。 展开更多
关键词 异步集成电路 低功耗 多核 嵌入式微处理器
下载PDF
一种交叉耦合低功耗传输门绝热逻辑电路 被引量:1
13
作者 胡建平 汪鹏君 夏银水 《固体电子学研究与进展》 CAS CSCD 北大核心 2003年第3期276-280,338,共6页
提出了一种新的能量恢复型电路—— Transmission Gate Adiabatic Logic(TGAL)。该电路由交叉耦合的 CMOS传输门完成逻辑运算与能量恢复 ,对负载的驱动为全绝热过程。TGAL电路输出端始终处于箝位状态 ,在整个输出期不存在悬空现象并具... 提出了一种新的能量恢复型电路—— Transmission Gate Adiabatic Logic(TGAL)。该电路由交叉耦合的 CMOS传输门完成逻辑运算与能量恢复 ,对负载的驱动为全绝热过程。TGAL电路输出端始终处于箝位状态 ,在整个输出期不存在悬空现象并具有良好的信号传输效果。分析了 TGAL反相器的能耗 ,并与静态 CMOS电路及部分文献中绝热电路进行了比较。使用 TGAL构成门电路与时序系统的实例被演示。应用 MOSIS的0 .2 5 μm CMOS工艺参数的模拟结果表明 ,与传统 CMOS和 2 N-2 N2 P绝热电路相比 ,TGAL电路在 1 0 0 MHz工作频率时分别节省 80 %与 60 %以上的功耗。 展开更多
关键词 能量恢复型电路 交叉耦合 低功耗技术 绝热逻辑电路 超大规模集成电路
下载PDF
基于低功耗双边沿T触发器的异步时序电路设计 被引量:1
14
作者 赵敏笑 陈桂兰 陈偕雄 《科技通报》 2007年第3期430-433,共4页
从T触发器的逻辑功能入手,介绍了基于单边沿T触发器和双边沿T触发器的同步时序电路设计方法,并在分析异步触发条件的基础上,分别给出了基于单边沿T触发和双沿T触发器2n进制异步计数器的设计公式。在此基础上,讨论用双边沿T触发器设计异... 从T触发器的逻辑功能入手,介绍了基于单边沿T触发器和双边沿T触发器的同步时序电路设计方法,并在分析异步触发条件的基础上,分别给出了基于单边沿T触发和双沿T触发器2n进制异步计数器的设计公式。在此基础上,讨论用双边沿T触发器设计异步时序电路的方法,以十二进制计数器的设计为例验证了设计的正确性。 展开更多
关键词 低功耗 双边沿触发器 计数器 异步时序电路 逻辑设计
下载PDF
一种基于层次位线缓冲的异步片上路由器
15
作者 石伟 郭御风 +2 位作者 王蕾 龚锐 窦强 《国防科技大学学报》 EI CAS CSCD 北大核心 2012年第6期7-13,共7页
片上缓存资源是片上路由器的重要组成部分,其结构好坏直接关系到片上互联网络的实现复杂度、整体性能及功耗开销。鉴于异步电路的握手工作方式,异步路由器一般采用基于移位寄存器的异步FIFO(First In First Out)实现片上缓冲,这种结构... 片上缓存资源是片上路由器的重要组成部分,其结构好坏直接关系到片上互联网络的实现复杂度、整体性能及功耗开销。鉴于异步电路的握手工作方式,异步路由器一般采用基于移位寄存器的异步FIFO(First In First Out)实现片上缓冲,这种结构导致了报文传输延迟及数据翻转次数增加。提出一种基于层次位线缓冲的异步FIFO结构,设计实现了一种新的异步路由器结构。相对于传统异步路由器,新的异步路由器能够有效降低路由器设计的硬件复杂度,减少数据的冗余翻转,降低功耗。实验结果表明在相同配置的情况下,新异步路由器面积降低了39.3%;当异步FIFO深度为8的时候,新异步路由器能够获得41.1%的功耗降低。 展开更多
关键词 异步电路 片上网络 低功耗 层次位线缓冲
下载PDF
LCD控制器中异步电路的设计 被引量:3
16
作者 范文 邹雪城 +1 位作者 雷鑑铭 曾永红 《微电子学与计算机》 CSCD 北大核心 2006年第5期50-52,共3页
异步电路的设计能够解决功耗、系统速度、时钟偏移等问题,成为当前VLSI研究的热点。文章提出了4级灰度LCD控制器异步电路的设计方案,通过异步控制以消除无效操作从而降低功耗,经验证平均功耗仅为同步电路的23.7%;异步电路还实现了部分... 异步电路的设计能够解决功耗、系统速度、时钟偏移等问题,成为当前VLSI研究的热点。文章提出了4级灰度LCD控制器异步电路的设计方案,通过异步控制以消除无效操作从而降低功耗,经验证平均功耗仅为同步电路的23.7%;异步电路还实现了部分显示和滚屏等功能,加快了系统响应速度。 展开更多
关键词 LCD控制器 异步电路 低功耗 流水线
下载PDF
“腾越-Ⅱ”嵌入式异步微处理器的设计与实现
17
作者 苏博 石伟 +2 位作者 王志英 任洪广 王友瑞 《计算机工程与科学》 CSCD 北大核心 2012年第7期65-70,共6页
嵌入式系统对处理器功耗开销有严格的限制,异步电路技术可以作为设计低功耗处理器的有效方法之一。针对嵌入式多媒体应用,本文设计实现了一款低功耗异步微处理器——腾越-Ⅱ。处理器中包含一个异步TTA微处理器内核、一个同步TTA微处理... 嵌入式系统对处理器功耗开销有严格的限制,异步电路技术可以作为设计低功耗处理器的有效方法之一。针对嵌入式多媒体应用,本文设计实现了一款低功耗异步微处理器——腾越-Ⅱ。处理器中包含一个异步TTA微处理器内核、一个同步TTA微处理器内核、两个存储控制器和多个外部通信接口。异步内核通过基于宏单元的异步电路设计方法实现,其它部分通过基于标准单元的半定制设计流程实现。处理器芯片采用UMC0.18μmCMOS工艺实现,基片面积为4.89×4.89mm2,工作电压为1.8V。经测试,处理器工作主频达到200MHz,且异步内核的功耗开销低于同步内核的50%。 展开更多
关键词 低功耗 传输触发体系结构 异步电路 嵌入式多媒体应用
下载PDF
基于MCML的高性能三值D型触发器的设计
18
作者 赵祥红 沈继忠 《浙江大学学报(理学版)》 CAS CSCD 2013年第3期280-284,共5页
MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180nm... MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180nm工艺,使用HSPICE进行模拟.结果表明,所设计的触发器不仅具有正确的逻辑功能,工作频率达到10GHz,平均D-Q延时和PDP也比传统CMOS三值触发器有明显降低,且随着工作频率的上升,PDP不断下降,适合于高速和高工作频率的应用. 展开更多
关键词 多值逻辑 触发器 MCML vlsi 低功耗 高速集成电路
下载PDF
异步片上网络研究综述 被引量:3
19
作者 宋威 Doug Edwards 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2012年第6期699-709,共11页
异步片上网络具有低动态功耗、对延迟抖动的不敏感、统一的网络接口、较低的系统集成复杂度和较好的电磁兼容能力等众多特性,是下一代片上多核微处理器和多核片上系统的标准片上通信架构之一.在简单介绍异步电路的相关理论后,从多个方... 异步片上网络具有低动态功耗、对延迟抖动的不敏感、统一的网络接口、较低的系统集成复杂度和较好的电磁兼容能力等众多特性,是下一代片上多核微处理器和多核片上系统的标准片上通信架构之一.在简单介绍异步电路的相关理论后,从多个方面概述了当前异步片上网络的研究成果,包括网络拓扑、同步?异步接口、流控制、服务质量、路由算法、低功耗设计、容错和可测性设计以及设计自动化;然后介绍并分析了一些具有代表性的异步片上网络设计案例.研究显示,异步片上网络具有众多同步片上网络所不具备的优点,大量的片上多核系统将使用异步片上网络作为其片上通信系统,但它们的易用性和网络性能亟待提高. 展开更多
关键词 异步电路 片上网络 流控制 低功耗 容错
下载PDF
一种功控状态保持低功耗C单元设计
20
作者 董恒锋 雷师节 邬杨波 《宁波大学学报(理工版)》 CAS 2016年第2期23-28,共6页
提出了一种新的具有状态保持功能的功控低功耗C单元,该C单元采用高阈值NMOS管作为功控开关,以减小C单元休眠期间的漏功耗,并利用交叉耦合的高阈值反相器构成数据保持单元,保持电路休眠状态时的数据.版图后仿真结果表明:该C单元具有正确... 提出了一种新的具有状态保持功能的功控低功耗C单元,该C单元采用高阈值NMOS管作为功控开关,以减小C单元休眠期间的漏功耗,并利用交叉耦合的高阈值反相器构成数据保持单元,保持电路休眠状态时的数据.版图后仿真结果表明:该C单元具有正确的逻辑功能,与传统弱反馈C单元相比,其漏功耗下降86.6%,动态功耗下降7.6%,可在基于功控技术的低功耗异步电路设计中应用. 展开更多
关键词 异步电路 功控技术 低功耗 C单元 状态保持
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部