用VIS系统验证电路的实时特性的探讨

文章在分析形式化验证／综合系统VIS 的基础上，改进了该电子系统中的关键技术——二叉判定图（BDD），使BDD能表示电路的定时性质，这样就为VIS系统能够进行电路的时间特性验证和实时模型检验打下了基础。

形式验证中同步时序电路的VHDL描述到S^2-FSM的转换

符号模型检查（ＳｙｍｂｏｌｉｃＭｏｄｅｌＣｈｅｃｋｉｎｇ，ＳＭＣ）是一种有效的形式验证方法．该方法主要有２个难点：一个是建模，即如何建立并用有限内存来表示电路的状态机模型；另一个是在此模型基础上的验证算法．由于验证时间和有限状态机模型的大小是直接相关的，因而模型的大小就成为ＳＭＣ中的关键问题．本文提出一种基于同步电路行为描述的新的有限状态机模型Ｓ２－ＦＳＭ，并给出从同步电路的ＶＨＤＬ描述建立这种模型的过程．由于该模型的状态转换函数是基于时钟周期的，消去了与时钟无关的大量中间变量，所以同Ｄｅｈａｒｂｅ提出的模型相比，它的状态数大大减少．若干电路的实验结果表明，该模型由于减少了状态规模，建模时间和可达性分析时间大大减少，效果十分显著．

简化BDD的SBDD和变量重排序结合算法

二叉判定图是一种基于图表的用来表示布尔函数的数据结构。它泛广地应用于计算机半辅助设计和数字电路的形式化验证中。本文主要研究如何存储和如何简化BDD。提出了一种把SBDD和变量重排序结合在一起的新算法,用来简化BDD的大小。

基于分组的启发式SAT新算法——DC&DS算法

目前提高求解SAT问题完全算法的计算效率问题已成为挑战性研究问题。提出了一种基于启发式分组的SAT完备算法。启发式分组策略将一个全局搜索问题,转为局部搜索问题。并将该策略引入到结合BDD与SAT算法的形式验证中,与一般的启发式SAT算法相比,该算法在求解速度和求解问题的规模等方面都明显地改进了,实验结果表明了该算法的可行性和有效性。

在数字电路验证中使用模型检验

形式化方法作为仿真方法的补充,为电路功能验证提供了新的途径。介绍了形式化验证方法之一,模型检验的理论基础和实现方法。介绍了分支时态逻辑CTL、CTL的固定点算法,二元决策图BDD,以及符号模型检验方法。最后使用SMV工具在一个CISC处理器的存储管理单元(MMU)上应用了模型检验,验证了模型检验在模块级验证中的可行性。

用于成品率分析芯片的LVS方法

研究成品率分析芯片的特点和设计流程,提出适用的LVS方法。该方法结合传统的LVS及形式验证,能够解决成品率分析芯片中违反设计规则、版图和电路图不匹配等特殊结构的验证问题。将该方法与传统验证流程相融合,用于成品率分析芯片的设计和验证。实验结果证明,成品率分析芯片验证流程具有正确性和稳定性。

SOC的形式化验证方法

针对SOC验证的需要,研究了形式化验证方法,重点分析了二元决策图(BDD)的等效性检查技术,设计了FSM等效性检查的程序,以及算法级描述控制流程到BDD转换方法;研究了利用计算树逻辑进行的模型检查技术,给出了CTL模型检查的处理流程;提出了形式化仿真的模型以及测试向量生成算法.