期刊文献+
共找到14篇文章
< 1 >
每页显示 20 50 100
Development of 0.50μm CMOS Integrated Circuits Technology
1
作者 Yu Shan, Zhang Dingkang and Huang Chang 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 1992年第4期7-10,2,共5页
Submicron CMOS IC technology, including triple layer resist lithography technology, RIE, LDD, Titanium Salicide, shallow junction, thin gate oxide, no bird's beak isolation and channel's multiple implantation ... Submicron CMOS IC technology, including triple layer resist lithography technology, RIE, LDD, Titanium Salicide, shallow junction, thin gate oxide, no bird's beak isolation and channel's multiple implantation doping technology have been developed. 0.50μm. CMOS integrated circuits have been fabricated using this submicron CMOS process. 展开更多
关键词 In m cmos Integrated Circuits technology Development of 0.50 cmos
下载PDF
基于0.13μm工艺的低电压CMOS场效应管输出电导 被引量:1
2
作者 杨志民 马义德 +2 位作者 马永杰 摆玉龙 杨鸿武 《吉林大学学报(工学版)》 EI CAS CSCD 北大核心 2009年第1期229-233,共5页
对采用0.13μm工艺(p13)低电压工作条件下的CMOS模拟集成电路设计中场效应管的模型参数输出电导gd进行了研究,给出了设计公式。根据所研究的结果设计了一个两级运算放大器电路并进行了仿真。仿真结果与设计结果吻合得很好,证明了设计公... 对采用0.13μm工艺(p13)低电压工作条件下的CMOS模拟集成电路设计中场效应管的模型参数输出电导gd进行了研究,给出了设计公式。根据所研究的结果设计了一个两级运算放大器电路并进行了仿真。仿真结果与设计结果吻合得很好,证明了设计公式的有效性。 展开更多
关键词 半导体技术 集成电路 0.13μm工艺 cmos场效应管 输出电导
下载PDF
基于0.13μm CMOS工艺的无源RFID标签模拟前端电路设计 被引量:1
3
作者 朱红卫 彭敏 杜涛 《固体电子学研究与进展》 CAS CSCD 北大核心 2011年第1期65-69,101,共6页
设计了13.56 MHz频段无源射频识别电子标签的模拟前端电路,采用常规0.13μm含EEPROM的CMOS工艺,设计了一种箝位电路,能够实现采用常规5 V器件耐射频识别芯片感应的高压功能,整个芯片实现了射频识别标签通信时所需的稳定电源电压提供、... 设计了13.56 MHz频段无源射频识别电子标签的模拟前端电路,采用常规0.13μm含EEPROM的CMOS工艺,设计了一种箝位电路,能够实现采用常规5 V器件耐射频识别芯片感应的高压功能,整个芯片实现了射频识别标签通信时所需的稳定电源电压提供、载波中信号的提取、芯片时钟恢复和反向调制信号发射的全部功能。 展开更多
关键词 射频识别 模拟前端电路 13.56mHz 箝位电路 0.13m互补型金属氧化物半导体工艺
下载PDF
Total Ionizing Dose Response of Different Length Devices in 0.13μm Partially Depleted Silicon-on-Insulator Technology 被引量:1
4
作者 张梦映 胡志远 +4 位作者 张正选 樊双 戴丽华 刘小年 宋雷 《Chinese Physics Letters》 SCIE CAS CSCD 2017年第8期144-147,共4页
An anomalous total dose effect that the long length device is more susceptible to total ionizing dose than the short one is observed with the 0.13?μm partially depleted silicon-on-insulator technology. The measured ... An anomalous total dose effect that the long length device is more susceptible to total ionizing dose than the short one is observed with the 0.13?μm partially depleted silicon-on-insulator technology. The measured results and 3D technology computer aided design simulations demonstrate that the devices with different channel lengths may exhibit an enhanced reverse short channel effect after radiation. It is ascribed to that the halo or pocket implants introduced in processes results in non-uniform channel doping profiles along the device length and trapped charges in the shallow trench isolation regions. 展开更多
关键词 PDSOI Total Ionizing Dose Response of Different Length Devices in 0.13 m Partially Depleted Silicon-on-Insulator technology
下载PDF
一种2μmp阱CMOS工艺 被引量:1
5
作者 蒋志 王勇 华光平 《微电子学》 CAS CSCD 1994年第2期51-55,共5页
本文介绍了我们开发的2μmp阱CMOS工艺,包括不同工艺方案的设计,主要参数的选取、调整及实验结果。给出不同工艺方案的比较及实验结果对比,最后给出我们选定的2μmp阱CMOS工艺方案及主要电学参数。
关键词 2微米工艺 cmos技术 工艺 集成电路
下载PDF
High-Voltage MOSFETs in a 0.5μm CMOS Process
6
作者 赵文彬 李蕾蕾 于宗光 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第7期1268-1273,共6页
There is growing interest in developing high-voltage MOSFET devices that can be integrated with low-voltage CMOS digital and analog circuits. In this paper,high-voltage nand p-type MOSFETs are fabricated in a commerci... There is growing interest in developing high-voltage MOSFET devices that can be integrated with low-voltage CMOS digital and analog circuits. In this paper,high-voltage nand p-type MOSFETs are fabricated in a commercial 3.3/ 5V 0.5μm n-well CMOS process without adding any process steps using n-well and p-channel stops. High current and highvoltage transistors with breakdown voltages between 23 and 35V for the nMOS transistors with different laydut parameters and 19V for the pMOS transistors are achieved. This paper also presents the insulation technology and characterization results for these high-voltage devices. 展开更多
关键词 high-voltage mOSFET low-voltage mOSFET 0.5μm cmos process embedded manufacture technology
下载PDF
光通信用宽动态范围10Gb/s CMOS跨阻前置放大器 被引量:2
7
作者 刘全 冯军 《半导体光电》 CAS CSCD 北大核心 2009年第2期264-267,共4页
采用UMC 0.13μm CMOS工艺,设计了一种应用于SDH系统STM-64(10 Gb/s)光接收机前置放大器。该前置放大器采用具有低输入阻抗特点的RGC形式的跨阻放大器实现。同时,引入消直流电路来扩大输入信号的动态范围。后仿真结果表明:双端输出时中... 采用UMC 0.13μm CMOS工艺,设计了一种应用于SDH系统STM-64(10 Gb/s)光接收机前置放大器。该前置放大器采用具有低输入阻抗特点的RGC形式的跨阻放大器实现。同时,引入消直流电路来扩大输入信号的动态范围。后仿真结果表明:双端输出时中频跨阻增益约为57.6 dBΩ,-3 dB带宽为10.7 GHz,平均等效输入噪声电流谱密度为18.76 pA/sqrt(Hz),1.2V单电压源下功耗为21 mW,输入信号动态范围40 dB(10μA^1 mA)。芯片面积为0.462 mm×0.566 mm。 展开更多
关键词 光接收机 前置放大器 跨阻放大器 RGC 消直流 宽动态范围 0.13μm cmos
下载PDF
10Gb/s宽动态范围CMOS跨阻前置放大器 被引量:2
8
作者 刘全 冯军 《电子学报》 EI CAS CSCD 北大核心 2010年第5期1187-1191,共5页
采用UMC 0.13μm CMOS工艺,实现了一种应用于SDH系统STM-64(10Gb/s)光接收机的前置放大器.该前置放大器采用具有低输入阻抗特点的RGC(Regulated Cascode)作为输入级.同时,采用消直流技术来扩大输入信号的动态范围.在片测试结果表明:双... 采用UMC 0.13μm CMOS工艺,实现了一种应用于SDH系统STM-64(10Gb/s)光接收机的前置放大器.该前置放大器采用具有低输入阻抗特点的RGC(Regulated Cascode)作为输入级.同时,采用消直流技术来扩大输入信号的动态范围.在片测试结果表明:双端输出时中频跨阻增益约为58.57dBΩ(848Ω),-3dB带宽为12GHz,平均等效输入噪声电流谱密度约为24.7pA/(Hz,1.2V单电压源下功耗为21.84mW,其中8mW来自输出缓冲.输入电压信号动态范围36.5dB(12mV~800mV).包括焊盘在内的芯片面积仅为0.462×0.566mm2. 展开更多
关键词 光接收机 前置放大器 跨阻放大器 自调整的共源共栅 消直流 宽动态范围 0.13μm cmos
下载PDF
宽带电台中的CMOS自动增益控制设计 被引量:4
9
作者 赵思棋 李斌 《无线电工程》 2016年第3期79-82,共4页
自动增益控制(AGC)环路能够实现对输出信号幅度的精确控制,是射频接收器中不可或缺的一部分。提出了一种用于射频宽带电台中的自动增益控制环路。针对自动增益控制环路,从可编程增益放大器(PGA)、可变增益放大器(VGA)和峰值比较器3个角... 自动增益控制(AGC)环路能够实现对输出信号幅度的精确控制,是射频接收器中不可或缺的一部分。提出了一种用于射频宽带电台中的自动增益控制环路。针对自动增益控制环路,从可编程增益放大器(PGA)、可变增益放大器(VGA)和峰值比较器3个角度论述了电路结构和设计方法。对AGC的功能实现和性能指标进行了仿真分析。仿真结果表明,该自动增益放大器在0.13μm互补型金属氧化物半导体(CMOS)工艺下,具有80 d B动态范围,增益步进为1 d B。 展开更多
关键词 RFIC 自动增益控制环路 动态范围 0.13μm cmos
下载PDF
CMOS光接收机宽带前置放大器的设计 被引量:1
10
作者 王晓霞 王志功 刘继顺 《中国集成电路》 2006年第7期38-43,共6页
采用TSMC0.18μmCMOS工艺设计了光接收机宽带前置放大器。该前置放大器采用具有反馈特性的跨阻放大器实现,采用了RGC(RegulatedCasacoe)电路作为输入级,同时在电路中引入电感并联补偿的技术,以拓展前置放大器的带宽。仿真结果表明:1.8V... 采用TSMC0.18μmCMOS工艺设计了光接收机宽带前置放大器。该前置放大器采用具有反馈特性的跨阻放大器实现,采用了RGC(RegulatedCasacoe)电路作为输入级,同时在电路中引入电感并联补偿的技术,以拓展前置放大器的带宽。仿真结果表明:1.8V单电压源供电情况下,电路功耗15.2mW,中频互阻增益为58.4dBΩ,-3dB带宽可达到10.2GHz,可工作在10Gb/s速率。 展开更多
关键词 前置放大器 RGC 并联补偿 cmos工艺
下载PDF
10Gbit/s CMOS高增益限幅放大器设计
11
作者 陈准 冯军 《电子器件》 CAS 2009年第1期65-67,共3页
利用UMC 0.13μm CMOS工艺设计了10 Gbit/s CMOS高增益限幅放大器。本次设计采用五级改进的Cherry-Hooper结构来提高电路的带宽增益积,运用两级输出缓冲来减少信号的上升下降时间。后仿真结果表明,在1.2 V的供电电压下,电路的功耗为70.8... 利用UMC 0.13μm CMOS工艺设计了10 Gbit/s CMOS高增益限幅放大器。本次设计采用五级改进的Cherry-Hooper结构来提高电路的带宽增益积,运用两级输出缓冲来减少信号的上升下降时间。后仿真结果表明,在1.2 V的供电电压下,电路的功耗为70.8 mW,获得了58.7 dB的增益和9 GHz的-3 dB带宽。输入动态范围为46 dB(6 mVpp^1 200mVpp)时,输出幅度保持在600 mVpp,上升下降时间(10%~90%)为29 ps。芯片的核心面积仅为285.8μm×148.9μm,总面积为665.3μm×515.3μm。 展开更多
关键词 光纤通信 限幅放大器 Cherry-Hooper结构 上升下降时间 0.13μmcmos工艺
下载PDF
2.0GHz差分结构低噪声放大器的研究与设计
12
作者 徐思成 《实验室研究与探索》 CAS 北大核心 2011年第8期232-235,共4页
设计了一个基于TSMC0.18μmCMOS工艺的2.0 GHz全差分CMOS低噪声放大器。根据电路结构特点,对LNA进行功耗约束下的噪声优化,以选取最优的晶体管栅宽;采用在输入级增加电容和选择小值LC并联网作为差分电路的负载的方法,在改善输入匹配网... 设计了一个基于TSMC0.18μmCMOS工艺的2.0 GHz全差分CMOS低噪声放大器。根据电路结构特点,对LNA进行功耗约束下的噪声优化,以选取最优的晶体管栅宽;采用在输入级增加电容和选择小值LC并联网作为差分电路的负载的方法,在改善输入匹配网络特性的同时,提高了电路的增益。仿真结果表明该放大器较好地满足了小信号放大器的指标要求,可以用于射频输入电路的前端。 展开更多
关键词 差分结构 低噪声放大器 噪声系数 输入匹配 cmos工艺
下载PDF
一个低功耗IR-UWB 6~9GHz OOK发射机
13
作者 李文嘉 《中国集成电路》 2016年第4期48-52,56,共6页
本文实现了一款应用于脉冲无线电超宽带系统的低功耗6~9 GHz开关键控(OOK)发射机。发射机由脉冲发生器、基于脉冲开/关的LC电压控制振荡器和输出缓冲器组成;为了便于与片外天线连接,输出缓冲器将差分信号转换成单端信号输出。芯片采用... 本文实现了一款应用于脉冲无线电超宽带系统的低功耗6~9 GHz开关键控(OOK)发射机。发射机由脉冲发生器、基于脉冲开/关的LC电压控制振荡器和输出缓冲器组成;为了便于与片外天线连接,输出缓冲器将差分信号转换成单端信号输出。芯片采用TSMC 0.13μm CMOS工艺实现。测试结果表明最高数据率能达到500MHz,最大发射脉冲峰峰值达到260m V。满足FCC频谱规范时,消耗的电流为2.5m A@500 Mbps,约6p J/pulse。芯片面积为1.21×0.73mm2。 展开更多
关键词 脉冲超宽带 LC-VCO、OOK 发射机 0.13μm cmos
下载PDF
Performanceanalysisofalowpowerlownoisetunablebandpassfilterformultiband RF front end
14
作者 J.Manjula S.Malarvizhi 《Journal of Semiconductors》 EI CAS CSCD 2014年第3期102-108,共7页
This paper presents a low power tunable active inductor and RF band pass filter suitable for multiband RF front end circuits. The active inductor circuit uses the PMOS cascode structure as the negative transconductor ... This paper presents a low power tunable active inductor and RF band pass filter suitable for multiband RF front end circuits. The active inductor circuit uses the PMOS cascode structure as the negative transconductor of a gyrator to reduce the noise voltage. Also, this structure provides possible negative resistance to reduce the inductor loss with wide inductive bandwidth and high resonance frequency. The RF band pass filter is realized using the proposed active inductor with suitable input and output buffer stages. The tuning of the center frequency for multiband operation is achieved through the controllable current source. The designed active inductor and RF band pass filter are simulated in 180 nm and 45 nm CMOS process using the Synopsys HSPICE simulation tool and their performances are compared. The parameters, such as resonance frequency, tuning capability, noise and power dissipation, are analyzed for these CMOS technologies and discussed. The design of a third order band pass filter using an active inductor is also presented. 展开更多
关键词 active inductor RF band pass filter quality factor center frequency tuning multi band RF front end 0.18 υm and 45 nm cmos technology
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部