0.18μm CMOS 10Gb/s光接收机限幅放大器

利用TSMC 0 18μmCMOS工艺设计了应用于SDH系统STM 6 4 (10Gb/s)速率级光接收机中的限幅放大器 .该放大器采用了改进的Cherry Hooper结构以获得高的增益带宽积 ,从而保证限幅放大器在 10Gb/s以及更高的速率上工作 .测试结果表明 ,此限幅放大器在 10Gb/s速率上 ,输入动态范围为 4 2dB(3 2mV～ 5 0 0mV) ,5 0Ω负载上的输出限幅在 2 5 0mV ,小信号输入时的最高工作速率为 12Gb/s.限幅放大器采用 1 8V电源供电 ,功耗 110mW .芯片的面积为0 7mm× 0 9mm .

基于0.18μm工艺的压控增益仪表放大器设计

阐述一款基于0.18μm CMOS工艺的压控增益仪表放大器设计。该仪表放大器可通过电压控制实现三个增益档位的调节,通过优化仪表放大器内部的运放结构,使得仪表放大器在0.18μm CMOS工艺下具有高性能指标,并可实现增益较大范围的调节。利用Aether IC设计平台进行底层电路搭建及仿真验证,仿真表明,所设计的仪表放大器具有高电源抑制比、高输入阻抗、高共模抑制比、低功耗、低失调的特点,且具有较高的稳定性,为0.18μm CMOS工艺的压控增益仪表放大器的设计提供了理论依据。

基于0.18um CMOS工艺线性调整器设计

本设计采用0.18um CMOS工艺实现液晶显示器(LCD)控制芯片中的基准源电路,设计增加一级线性调整器电路,将带隙基准电路产生的1.2V左右的带隙电压调整为与数字核心电路所要求的电源电压1.8V的输出电压。通过元器件模型参数的电路仿真,性能指标基本达到要求。

10Gb/s 0.18μmCMOS光接收机前置放大器

采用TSMC0.18μmCMOS工艺,设计应用于SDH系统STM-64速率级(10Gbit/s)光接收机前置放大器。该前置放大器采用具有低输入阻抗、宽带宽特点的RGC形式的跨阻放大器实现,同时在电路中引入有源电感实现并联峰化技术以拓展前置放大器的带宽。整个电路采用1.8V单电压源供电。仿真结果表明:中频互阻增益为59.2dBΩ,-3dB带宽为9.08GHz。

0.18μm CMOS带隙基准电压源的设计

基准电压源可广泛应用于A/D、D/A转换器、随机动态存储器、闪存以及系统集成芯片中。使用0.18μm CMOS工艺设计了具有高稳定度、低温漂、低输出电压为0.6 V的CMOS基准电压源。

0.18μm CMOS可编程增益放大器

介绍了一种基于0.18μm CMOS工艺,应用于5 GHz无线局域网(WLAN)的可编程增益放大器(PGA)。该PGA采用分级可选放大器的系统结构,核心电路由交叉耦合的共源共栅放大器和电流反馈放大器组成。为消除工艺角偏差对增益精度的影响,设计中加入了增益微调的机制。后仿真结果表明:PGA电压增益可在0 dB到41 dB之间以1 dB步长变化,双端输出的电压摆幅为1 Vp-p,并具有大于10 MHz的-3 dB带宽和小于21.1 mW的静态功耗。

X波段0.18μm CMOS5位数字移相器

设计了一款应用于相控阵雷达系统,工作频段8 GHz^12 GHz,中心频率为10 GHz的5位数字移相器,该移相器采用UMC 0.18μm标准CMOS工艺设计实现.五位移相单元分别为11.25°、22.5°、45°、90°和180°,其中180°移相单元采用高-低通滤波器型结构,其余移相单元采用低通π型滤波器结构.通过合理选择参数模型和拓扑结构,优化版图布局设计,实现了电路性能并给出仿真结果.在工作频率范围内,32种移相状态的相位均方根误差<1.08°,幅度均方根误差<1.14 d B,插入损耗值保持在14 d B^20 d B范围内,版图尺寸为2.85×1.15 mm2.

10Gb/s 0.18μm CMOS限幅放大器

采用SMIC 0.18μm 1P6M混合信号CMOS工艺设计了10Gb/s限幅放大器。该放大器采用了带有级间反馈的三阶有源负反馈放大电路。在不使用无源电感的情况下,得到了足够的带宽以及频率响应平坦度。后仿真结果表明,该电路能够工作在10Gb/s速率上。小信号增益为46.25dB,-3dB带宽为9.16 GHz,最小差分输入电压摆幅为10mV。在50Ω片外负载上输出的摆幅为760mV。该电路采用1.8V电源供电,功耗为183mW。核心面积500μm×250μm。

采用0.18μm CMOS RF模型的高线性度降频混频电路的设计

介绍了降频混频电路的电路结构及其工作原理, 并且着重分析了一种高线性度的实现方法。电路采用了0.18μm CMOS RF模型, 通过仿真,得出了令人满意的结果.

适用于中国UWB标准0.18μm CMOS发射机前端研制

基于0.18μm CMOS工艺设计了一款适用于中国超宽带(UWB)标准的发射机前端。该发射机前端通过在片内集成有源巴仑,实现了信号先差分至单端转化、后信号放大的策略,不仅提高了系统集成度而且有利于降低系统功耗。同时,提出折叠PMOS跨导技术使混频器的线性度得以提升,利于增大发射链路中低频放大器的增益比重以减轻高频放大器的压力。最终,对前端电路应用并联峰化技术,满足了系统对带宽的要求。芯片采用COB(chip on board)方式测试,结果表明:射频输出端口在5～11.5 GHz内匹配良好,系统的IP-1dB约为-2 dBm。芯片面积为0.8 mm×1.1 mm,工作电压1.8 V时消耗电流20.4 mA。为中国超宽带(UWB)标准的进一步研究提供了参考。

适用于中国超宽带标准的0.18μm-CMOS单边带混频器设计

基于0.18μm-CMOS工艺设计了一款适用于中国超宽带(UWB)标准的单边带(SSB)混频器。对电流换向型混频器进行分析,提出折叠PMOS跨导级结构使线性度和转换增益得以同时提升,并应用并联峰化技术扩展电路带宽,满足了系统超宽带、高线性度和增益适中的要求。结果表明,在6 GHz～9 GHz范围内,转换增益大于-2 dB且增益平坦,镜像抑制约为90dB,IP-1dB大于0 dBm,IIP3大于10 dBm。电路核心面积0.35 mm×0.65 mm,工作电压为1.8 V,直流电流10.6 mA。

基于0.18CMOS工艺6bit 1GHz全并行型模数转换集成电路设计

本文介绍了一种6bit1GHz低电压全并行型模数转换集成电路的设计。通过对各个模块分别进行优化,并采用数字纠错和输出格雷码编码技术,10MHz输入信号在1GHz采样时有效位可达5.3bit。工作电压1.8v,最大采样速率1GHz。仿真结果表明,积分非线性和微分非线性的最大值分别小于0.4LSB和0.2LSB,1GHz采样时功耗约为500mW。芯片有源区面积0.5mm2,采用0.18μmCMOS工艺。

基于0.18μm CMOS工艺实现无EPI新型LDMOS器件

应对电源管理市场对18 V高压应用的需求,研制了一种无EPI、在一般Si衬底片上的、基于0.18μm CMOS工艺技术的集成横向扩散,金属-氧化物-半导体场效应晶体管(LDMOS)。运用Sentaurus器件仿真模拟软件完成了18 V LDMOS的设计与优化,并结合实际的流片测试结果,对器件的直流特性、击穿电压、导通电阻进行了表征和分析。设计研制成的LDMOS不仅尺寸小、结构简单,而且可以和低压器件自主隔离集成在一起,器件性能优良且性能稳定,可以满足电源管理芯片对耐高压的基本需求。

高光电探测效率CMOS单光子雪崩二极管器件

基于0.18μm CMOS工艺技术,制作了单光子雪崩二极管,可对650~950nm波段的微弱光进行有效探测.该器件采用P^+/N阱结构,P^+层深度较深,以提高对长光波的光子探测效率与响应度;采用低掺杂深N阱增大耗尽层厚度,可以提高探测灵敏度;深N阱与衬底形成的PN结可有效隔离衬底,降低衬底噪声;采用P阱保护环结构以预防过早边缘击穿现象.通过理论分析确定器件的基本结构参数及工艺参数,并对器件性能进行优化设计.实验结果表明,单光子雪崩二极管的窗口直径为10μm,器件的反向击穿电压为18.4V左右.用光强为0.001 W/cm^2的光照射,650nm处达到0.495A/W的响应度峰值;在2V的过偏压下,650~950nm波段范围内光子探测效率均高于30%,随着反向偏压的适当增大,探测效率有所提升.

一种低暗计数率CMOS单光子雪崩二极管

基于标准0.18μm CMOS工艺设计了一种新型单光子雪崩二极管(SPAD)器件。该SPAD以p-well/n-well轻掺杂雪崩结作为器件的核心工作区域,同时利用三个相邻n阱间的横向扩散在pn结边缘形成n-虚拟保护环以提高器件的性能。采用Silvaco软件对该器件的电场分布、响应度、击穿电压、光子探测效率和暗计数率等性能参数进行了仿真分析。仿真结果表明:当SPAD器件的光窗口直径为20μm且n阱间隙宽度为1.4μm时,其雪崩击穿电压为13V;在过偏压为1V时,其探测效率峰值和暗计数率分别为37%和0.82kHz;在450～700nm波长范围器件的响应度较好,且在500nm处达到峰值0.33A/W。

华虹NEC0.18微米CMOS工艺选用Artisan的IP解决方案

世界一流的IP提供商-Artisan元件有限公司(ARTI)和中国一流的半导体代工厂——上海华虹NEC电子有限公司(HHNEC)日前共同宣布了一项有关Artisan支持HHNEC公司先进的0．18微米CMOS工艺授权协议。这项协议预示了HHNEC扩大其全球IC制造商形象的战略并使全世界数千个基于Artisan技术的设计团队有权在华虹NEC的先进的半导体技术中使用Artisan的IP解决方案。

集成CMOS限幅放大器的研究

提出了一种具有低通网络的高速放大器拓扑,基于增益带宽约束条件和低通网络的特性的研究对高速放大器进行了优化设计.此外,基于中芯国际集成电路公司提供的0.18μm器件模型、共面线的分布参数模型,文中分别研究了共面线的频变分布参数、负载电阻以及n沟道MOSFET的栅宽对放大器增益、带宽的影响,为高速限幅放大器的优化设计提供了理论指导和设计依据.

高探测效率CMOS单光子雪崩二极管器件

基于标准0.35μm CMOS工艺设计了一种单光子雪崩二极管器件.采用p＋n阱型二极管结构,同时引进保护环与深n阱结构以提高单光子雪崩二极管性能;研究了扩散n阱保护环宽度对雪崩击穿特性的影响;对器件的电场分布、击穿特性、光子探测效率、频率响应等特性进行了分析.仿真结果表明：所设计的单光子雪崩二极管器件结构直径为10μm,扩散n阱保护环宽度为1μm时,雪崩击穿电压为13.2 V,3 dB带宽可达1.6 GHz;过偏压为1 V、2 V时最大探测效率分别高达52%和55%;在波长500~800 nm之间器件响应度较好,波长为680 nm时单位响应度峰值高达0.45 A/W.

80MSPS双采样0.34μm硅CMOS开关电容滤波器

基于双采样和电荷守恒原理 ,并为实现从s到z域准确的双线性变换 ,本文提出了一种新颖的开关电容基本组态 ,进而组构了五阶椭圆低通滤波器 .该滤波器应用典型 0 .34μm/ 3.3V硅CMOS工艺模型进行设计仿真 ,获得了 80MHz采样率、1 7.8MHz截止频率、0 .0 5 2dB最大通带纹波、4 2 .1dB最小阻带衰减和 74mW静态功耗的模拟测试结果 .同时 ,该双采样拓扑结构突破了滤波器受运放单位增益带宽和转换速率的传统约束 ,有效地改善了其高频应用性能 .这一结构已经应用于 1

基于0.35μm CMOS工艺的高温高压LDO芯片设计

基于X-FAB xa 0.35μm CMOS工艺,首先采用Cascode电流镜和高压管,设计了一种具有高电源抑制比且无需额外提供偏置模块的高温高压基准电路,在输入电压为5.5 V~30 V、工作温度为-55℃~175℃时,可获得稳定的0.9 V基准电压。接着针对负反馈环路的稳定性问题,根据动态零点补偿原理设计了一种新的动态零点补偿电路,使系统在全负载变化范围内保持稳定。同时配合其他过温保护、过压保护、过流保护和逻辑控制等电路模块,完成一款面积为2.8223 mm^(2)的高温高压低压差线性稳压器(LDO)芯片的设计。