H．264编码器中1／4像素精度插值算法的VLSI实现

H.264视频编码标准中引入了1/4像素精度插值算法,大大提高了压缩效率,但同时使运算复杂度增加、存储带宽增大。针对以上问题,从运动估计的角度出发,采用一步插值法和数据复用技术,可使带宽减少26%,处理周期可减少45%;设计了相应的硬件结构:采用了5级流水线实现一步插值算法,通过输入缓冲单元实现了参考数据的复用;针对插值过程中产生的大量数据,采用乒乓操作结构,保证数据及时传递。该结构可以显著降低带宽,提高吞吐率,完全可以应用于实时编码器中。

H.264中1/4精度像素插值算法的一种硬件实现架构

提出了一种适用于H.264标准中1/4精度像素插值算法的硬件实现架构。对于亮度分量,采用了一维处理单元(PE)阵列来实现1/4精度像素插值算法中的亮度半像素的插值,同时采用一个6×4的寄存器阵列转置已得到的半像素以进行下一步的亮度的1/4精度像素插值。而对于色度分量,笔者采用了一种只含移位和加法运算的插值核架构来实现色度的1/8像素插值。笔者提出的架构可在一定的时钟周期内,计算出不同位置上的插值像素,且有面积小,速度快的特点。