10-Gigabit Ethernet技术的研究及展望

下一代 10GigabitEthernet标准正在制定中 ,它将会对现有网络技术产生很大影响 ,文中讨论了 10GigabitEthernet技术 。

基于EPON通信网络的10kV线路差动保护技术研究

以太网被动光网络(Ethernet Passive Optical Network,EPON)技术由于其高带宽、低延迟的特性,成为一种适合电力系统通信的技术平台。文章详细探讨基于EPON通信网络的10 kV线路差动保护技术的设计与实现,从EPON网络架构的搭建、网络参数的优化配置,到仿真模型的建立和实验验证。文章还包括差动保护策略的设计、系统现场试验与数据分析,以全面评估该技术在实际应用中的表现和效益。

适用于万兆以太网10GBASE-X的全集成单片CMOS压控振荡器

给出了一个适用于万兆以太网IEEE80 2 3ae 10GBASE -X的高线性度全集成单片环形压控振荡器电路。该压控振荡器采用TSMC 0 18μmCMOS混合信号工艺设计制造 ,由四级差分延时单元和输出驱动电路组成 ,芯片总面积为 0 3× 0 4mm2 。芯片采用 1 8V单电源供电 ,测得带直接耦合差分 5 0Ω负载时的总功耗为 78mW ,单端输出功率为 10 2dBm ,振荡频率在 2 8～ 4 0GHz有非常好的压控线性度 ,在振荡器中心频率为 3 12 5GHz时的单边带相位噪声为 - 96dBc/Hz@10MHz。

10Gbit/s并行光收发模块在万兆以太网的应用

介绍了万兆以太网技术(10 gigabit ethernet technology).万兆以太网使用以太网结构实现10Gbit/s点对点传输,距离可达到40km,使以太网的应用从局域网扩展到城域网和广域网.重点介绍了万兆以太网的功能结构、分层结构、物理传输介质和甚短距离(very short reach)网络传输的并行光传输系统在万兆以太网方面的应用.

相切环网络在智能化地下矿山中的应用

以某铅锌矿为例,针对具有多个采掘中段同时作业或多个采区资源整合的地下开采矿山,对比了单环网络和相切双环网两种网络架构,结合后期多环网接入需求和网络稳定性保障需求,对双环网核心层进行了改进,提出了一种设置2台核心交换机、采用冗余配置方案的改进型相切双环网结构。对比发现,相较于传统的单环网络,相切环网络既能保证各类数据传输稳定性,又能满足网络延时时间短要求,且网络扩展性更好。将采用相切环网络构建的多路万兆级工业以太环网,作为整个智能化矿山数据传输的基础网络平台,能够承载井下各类电子信息系统业务,并配置工业网络管理平台,提高网络管理效率,降低运维成本。

万兆以太网光纤通信在FPGA上的可靠实现

为了使以FPGA作为主控的系统实现可靠、低成本的互联通信,经过权衡PCIe、SRIO与万兆以太网方案,本文研究了基于光纤的万兆以太网的可靠通信。在实际工程应用中,为了方便FPGA工程师实现万兆以太网通信,FPGA厂商会提供工作在数据链路层的万兆以太网IP核,但是数据链路层实现的以太网通信并不是无丢包、不乱序的可靠通信。赛灵斯公司提供的IP核为10 Gigabit Ethernet Subsystem。为了实现基于万兆以太网的无丢包、不乱序的可靠通信,本文基于10 Gigabit Ethernet Subsystem IP核设计了四种以太网帧:IDLE_FRAME、START_REQ_FRAME、DATA_REQ_FRAME和DATA_FRAME,及其配套的滑动窗口机制。经过硬件板卡测试显示,该方法可实现全链路速率702.65MByte/S的可靠传输,为未来多FPGA板卡的交换机互联通信打下了坚实基础。

基于波分多址的10 Gbit/s EPON的MAC层协议研究

提出了一种下行采用10 Gbit/s广播,上行采用1 Gbit/s波分多址的万兆以太无源光网络体系结构,该结构实际上下行为点对多点,上行为点对点.为解决该体系结构下的MAC(媒体接入控制)层协议控制问题,提出了一种协议模型.有别于IEEE标准802.3ah-2004的MPMC(多点MAC控制)子层,该模型提出了MWMC(多波长MAC控制)子层.给出了该结构下P2PE(点对点仿真)的实现方法,包括MWMC子层和调和层的扩展与修改以及10GBASE-R和1000BASE-X的物理层的扩展.通过点对点仿真可以使基于波分多址的万兆以太无源光网络在协议层面看起来就像上下行均采用点对点技术一样.

一种新型的10G以太网并行循环冗余校验设计

现有10G以太网中的循环冗余校验(CRC)编译码器不能同时兼顾计算速度与资源占用,为此,设计一种新型的10G以太网并行CRC编译码器。编码时,通过编码预处理解决不定长字节带来的CRC编码问题,简化CRC编码电路的设计。译码时,通过译码预处理分离出以太网帧的帧校验序列(FCS)域,恢复编码预处理模块输出的数据,简化CRC校验电路的设计。在实现CRC编码校验时对传统的异或运算电路进行优化,降低运算电路门延时,提高运算速度,并能自动切换CRC编码校验方法以兼容现有以太网。实验结果表明,与其他3种方法相比,该方法占用逻辑资源少,计算速度快,可实现实时性输出,同时满足10G以太网156.25 MHz的时序要求。

一种新的10GBASE-KR物理编码子层的变速箱设计

10GBASE-KR变速箱的功能是实现156.25 MHz下66 bit数据与644.53 MHz下16 bit数据之间的通信。该文在深入研究万兆以太网物理编码子层(Physical Coding Sublayer,PCS)的功能以及变速箱原理的基础上,提出一种新的变速箱实现方法,将其分成读写数据转换和异步FIFO(First In First out)两个模块,完成发送通道和接收通道的设计。该方法有效减少了存储器的数目,使存储器数目由原来的528个减少到82个。本设计使用Verilog硬件描述语言,采用Model Sim进行功能仿真,并利用EDA(Electronic Design Automation)工具完成逻辑综合。仿真结果表明,该方法实现了变速箱的功能要求,并具有面积小、速度快的特点。

下一代以太网——10吉比特以太网

下一代以太网———10吉比特以太网的标准正在制定之中 ,本文着重介绍IEEE802.3ae工作组对10吉比特以太网标准的讨论 ,并阐述了10吉比特以太网与传统以太网尤其是吉比特以太网在技术上的区别 ,最后展望10吉比特以太网的各种应用 ,尤其是在MAN和WAN领域中的应用。

10/100 Base-T以太网物理层的硬件验证

以10/100 Base-T以太网物理层的设计为基础,分别介绍了系统级芯片数字部分的硬件加速仿真,及借助FPGA实现数模混合验证的方法,并得出了两种验证方法的对比。最后,给出了10/100 Base-T以太网物理层芯片的流片结果。测试表明,整个系统的性能达到了设计要求。

适用于10Gbps以太网物理层收发器的变速箱电路设计

提出一种新的变速箱电路的设计方法。在不降低变速箱两边数据传输比特率的前提下,使用电路中固定时钟源产生两个基础时钟,再通过这两个基础时钟组合成变速箱的输入时钟和输出时钟。其中组合后的时钟周期是不均等的,但是其平均周期值是定值,确保变速箱两边的传输比特率相等,从而解决在传输过程中数据的重复或者丢失问题,实现两边不同数据位宽的正确转换,可以广泛用于10 Gbps以太网的物理层收发器中的变速箱电路。

10 GE-InfiniBand网关的研究与设计

为了使InfiniBand(简称IB)网络和万兆以太网这两种高速互连网络相互融合,实现它们之间的数据通信,本文对10GE-InfiniBand网关进行了研究设计,采用Ethernet-over-InfiniBand(Eo IB)协议并结合管道网关的设计思想,将万兆以太网的数据帧封装成IB数据报文以达到在IB网络中传输以太网数据帧的目的,实现两种网络之间的无缝融合。

10Gb/s以太网及其标准

介绍了IEEE最新提出的10Gb/s以太网标准及目前已经做的一些工作,简述了10GbE的需求、用途和技术规格。

10Gb/s多模光纤以太网中电均衡器的研究

在传统多模光纤上以10 Gb/s传输数据时,由于多模光纤中的模式色散,会造成很大的码间干扰。电均衡技术可以有效地补偿模式色散,减小码间干扰。基于10GBASE-LRM标准中的多模光纤系统模型,分析了该系统下的系统响应的统计特性,并估计了判决反馈均衡器的抽头数,研究了均衡器对OM1多模光纤系统的均衡效果和对系统误码率的改善。

10 Gbps背板以太网标准体系及测试要求研究

从以太网的概念和背景入手,通过对10Gbps以太网标准体系发展历程和架构体系、标准结构的分析,研究了10Gbps背板以太网的标准结构、测试要求和对测试设备的要求,可为相关芯片研发、背板设计及测试验证提供参考。

10G以太网技术在电力广域网中的应用

随着电力系统信息化业务的不断扩展与应用,大量语音、视频的应用对电力广域网1 G带宽提出了更高的要求,通过对10 G以太网进行技术分析,提出了采用10 G以太网技术升级电力广域网的切换方法。应用结果表明:10 G以太网技术实现了电力广城网10 G带宽传输,使信息交换速度大大提高,通过分层架构使网络层次清晰化,增强了广域网性能与可靠性,满足了电力系统信息化业务的要求。

基于ZYNQ的万兆以太网流信息统计架构

ZYNQ-Ultrascale+型器件是Xilinx公司推出的MPSoC(Multi-Processor System on Chip)架构器件,上面集成了多核Cortex-A53处理器以及Ultrscale系列的FPGA(Field-Programmable Gate Array)。对如今越来越复杂的网络环境以及越来越庞大的网络数据吞吐的管理问题进行了研究,采用了ZYNQ-Ultrascale+型器件作为核心处理器,提出了一种万兆以太网流信息统计架构。通过对以太网链路的数据包进行卸载,组合成流信息进行统计分析,将统计结果传输至主机,能够完成对万兆以太网的管理。将所述的架构应用于实际的万兆以太网监控系统中,支持TCP、UDP、ICMP、ARP等协议的统计,统计延时小于5μs,最高可支持3.2k条流数量。

基于信号完整性的万兆通信系统的优化设计

随着信息技术的快速发展,万兆以太网在大数据网络传输中扮演着重要的角色,然而其超高的速度使其在设计改进时就必须考虑信号完整性问题。针对万兆以太网卡高速链路的改进设计问题,分析了改进前后高速串行链路的传输特点,并建立了该链路的仿真模型,通过实测眼图对仿真模型进行了验证。对于改进方案的仿真结果,从信号完整性方面进行了分析优化,并投板测试。测试结果表明,改进后万兆以太网卡信号质量与改进前相当,改进方案一次成功,网卡运行稳定,能为用户带来高效、便捷的使用体验。