基于JESD204B协议高速并行8bit/10bit解码电路设计

提出了一种高速低延时8 bit/10 bit解码电路结构,采用四路并行通道同时处理输入数据,每一路具有K码检测、输入数据查错功能,能够在输入四路10 bit数据后的一个时钟周期内正确完成解码。所设计的解码电路通过搭建的通用验证方法学系统完成系统级功能验证,并基于65 nm工艺库进行综合、布局和布线,解码电路的面积为1 449μm^(2)。后仿真结果显示,解码电路的最高工作频率达415 MHz,四路可支持最高16.6 Gibit/s的串行数据传输速率,满足JESD204B协议标准推荐的最高传输速率12.5 Gibit/s的要求。将该解码电路用于支持JESD204B协议的高速数模转换器电路中,经测试,其传输速率最高达10.5 Gibit/s。

高精度双通道红外图像采集与VGA显示系统的设计

为了更好地满足红外图像处理系统对高精度图像采集与处理的需求,本文设计了10bit量化精度的视频采集与显示系统,选用10bitTVP5147视频解码芯片和ADV7123型视频编码芯片为核心器件,提供两路10bit数字视频输出、一路10bit数字视频输入的TTL/LVDS接口,以及一路CVBS外同步信号输出,由1片ATmega16L单片机和3片XC95144XL CPLD器件分别实现视频编/解码芯片的在线配置和接口逻辑控制。寄存器配置程序具有人机界面,通过PC的串口完成对TVP5147主要寄存器的配置。在CPLD中采用Verilog硬件描述语言设计10bit的YUV空间到RGB空间的实时色域转换功能模块,以实现系统VGA模拟显示的功能。实验表明,该系统有效克服了传统8bit空间转换中由于二次取整数而存在的带状线和轮廓线的缺陷,具有通用性好、灵活性好、功耗低和精度高等特点,完全可以满足图像融合、目标识别等图像处理应用系统的要求。

光纤通道8B/10B编码的ASIC研究与设计

在目前的高速串行数据传输中广泛采用的是8B/10B编解码,为了达到简化实现结构,用于大规模集成电路的目的,研究了现有各种不同的8B/10B编解码的特点和内在相关性,并在此基础上介绍了用一种VHDL设计8B/1B编码逻辑描述的方法,将其设计成专用集成电路或嵌入到FPGA中,构成一个逻辑运算量小,速度快,可靠性高的IP核,最后给出在Altera公司软件平台Quartus Ⅱ上进行的EDA综合仿真结果。该测试结果为采用本方法设计不同速率的超高速编解码芯片奠定了基础。

10Gbit/s甚短距离(VSR)并行光传输系统

介绍了一个适用于甚短距离(Very Short Reach,VSR)网络传输的并行光传输系统。系统的发射部分用垂直腔面发射激光器(Vertical Cavity Surface Emitting La-ser,VCSEL)1×12列阵代替传统的边发射激光器,接收部分也采用相应的探测器列阵,并由多模光纤列阵相连接,在300m距离内以单信道1.25 Gbit/s速率实现的10Gbit/s的高传输速率。

全高清的液晶电视新技术全解

本文较全面地介绍了索尼、TCL等厂家的全高清液晶电视的新技术:包括拥有1920×1080物理分辩率、10bit液晶面板驱动技术、背光调节功能、x.v.YCC色域标准等。文中还指出了全高清液晶电视的全高清显示功能受制于当前普通家庭有线数字电视节目信号源格式清晰度低,以及液晶电视的偏振光缺陷。最后文中还介绍了几款目前热卖的索尼、TCL、三星、海尔等液晶电视的性能、技术特征和应用功能。

面向激光显示的大色域/4K超高清视频信号获取方法研究

激光显示设备具有宽色域、高饱和度、高亮度的特点,不论是高清电视的709色域信号,还是4K电视的2020色域信号,亦或其他规范的色域信号,在激光显示设备上展现,必须对图像的视频信号进行色域扩展或映射。本文在研究梳理4K电视信号在激光显示设备上展现的色域问题基础上,探讨面向激光显示环境的4K/大色域信号获取方法,以及在信号获取过程中应采用的色彩管理方法。

基于线性提升和高速低噪声比较器技术的10 bit 160 MSPS SAR ADC设计

基于采样管p阱浮空技术用于寄生电容电荷补偿,实现采样开关高线性度。使串联的两个寄生电容的容值变化方向相反,从而实现了容值的相互补偿,使输入管的寄生电容容值不随输入信号幅度变化,相较传统技术,采样开关的线性度得到进一步提高。另一方面,提出了一种高速低噪声动态比较器技术,减小了MOS管的导通电阻,增加了比较器速度,通过衬底自举技术,使比较器输入管的阈值电压明显降低,跨导增加,从而降低了比较器的等效输入噪声,解决了动态比较器速度和噪声之间必须进行折中的技术难点。为了验证上述技术,基于标准65 nm CMOS工艺,设计了一款10 bit 160 MSPS SAR ADC。1 V工作电压下,芯片实测功耗为2 mW,无杂散动态范围(SFDR)>69 dB,信号噪声失真比(SNDR)>55.6 dB,ADC核的芯片面积仅为0.023 mm2,在莱奎斯特采样情况下,优值(FoM)为25.4 fJ/步。