基于IEEE1149.7标准的CJTAG测试设计方法研究

在深入研究IEEE1149.7标准的基础上,针对测试问题设计了CJTAG测试控制器,实现了T0、T1、T3和T4层级的主要功能。对该控制器的各个功能进行了仿真验证。结果表明该控制器产生的测试信号符合IEEE1149.7标准的规定,能够控制待测芯片实现相应的测试功能,取得了较好的测试效果。

从1149.1标准到1149.7标准分析边界扫描技术的发展

边界扫描技术是一种应用于集成电路的测试性结构设计方法,其主要优点在于用极少的电路引脚解决了极为复杂的电路测试问题;伴随着边界扫描技术的发展,已经具有IEEE1149.1、IEEEIEEE1149.4、IEEE1149.5、IEEE1149.6等多个标准,它们所提供的解决方案极大地方便了芯片级、板级、系统级及数字网络的测试;文中对边界扫描的多个协议标准进行了介绍和分析,着重讨论了各个标准的体系结构及功能,最后介绍了边界扫描技术面临的挑战及今后的发展方向。

基于IEEE1149.4的混合信号边界扫描测试控制器设计

简要介绍了IEEE1149.4混合信号测试总线及其特点,并根据该标准定义的测试结构对混合信号电路的测试方法进行研究,设计出符合IEEE1149.4标准的边界扫描控制器及其验证电路,实验结果表明该测试控制器能实现对混合信号电路板的测试,大大提高了混合信号电路板的可观性和可控性。

基于IEEE 1149.4标准的混合电路测试系统设计

随着电子技术的迅速发展,电路系统的复杂度急剧增加,目前约有60%的芯片同时包含了数字和模拟两种信号,电路测试也因此面临着更大的挑战。为解决数模混合信号系统的测试难题,在IEEE 1149.4标准的基础上,设计了一个数模混合电路测试系统方案,系统能够实现混合电路的互连测试与参数测试,通过74BCT8373与STA400芯片对系统的测试功能进行了验证。实验结果表明,该系统测试简单,测量准确。该测试系统的研究设计为下一步进行混合电子系统机内测试设计奠定了基础。

基于IEEE1149标准的电子装备可测试性设计技术研究

针对新型电子装备功能与结构复杂、测试诊断难度大的问题,基于IEEE1149标准,提出了电子装备可测试性设计方法,系统地分析了模块级产品可测试性设计的内容,提出了器件与测试接口设计要求,阐述了测试扫描链路设计方法,并进一步研究了测试信号完整性设计技术,并结合电子装备计算机体系结构,设计了系统级测试性设计框架;通过实际验证,该项技术对于边界扫描器件互连测试覆盖率达100%,可以提高装备测试性设计水平,满足了电子装备测试诊断的需求。

IEEE1149协议与在系统可编程实验系统的设计

介绍了 IEEE114 9协议及工作原理 ,分析了几种流行的在系统可编程器件的结构和在系统编程原理 ,设计了融合多种可编程器件的实验系统 ,能满足教学实验需要和科研开发应用的需要 ,具有较强的通用性和实用性。

IEEE1149.7标准两线星型扫描格式研究

针对目前现代测试系统集成度越来越高,IEEE 1149.7标准提出了两线星型扫描拓扑的测试方法以满足需要较少的引脚来实现边界扫描的现状.以IEEE 1149.7标准为依据,在深入研究该标准的基础上,利用Quartus II仿真开发平台设计了基于该标准的两线星型扫描控制器,并进行了仿真验证.结果表明测试控制器能够产生符合标准要求的Mscan扫描格式及Oscan扫描格式两线星型扫描测试信号.

基于IEEE 1149.6标准的高速数字网络测试方法

随着高速信号测试需求的逐渐增加,IEEE 1149.6标准的应用前景越来越广,本文从IEEE1149.6标准的产生入手,主要介绍了IEEE 1149.6标准与IEEE 1149.1标准的区别,后文中通过测试验证实例,详细介绍了IEEE 1149.6标准中的故障类型,该方法目前已在数字电路高速通道测试中凸显作用。

基于IEEE1149.7的TAP控制器命令研究

随着待测芯片的集成度越来越高,IEEE1149.1标准已很难满足芯片设计对测试与调试的要求。IEEE1149.7标准在保持与IEEE1149.1兼容的基础上增加了新功能,提供了一种全新的双引脚测试与调试方法。目前对IEEE1149.7的研究处于起步阶段,所以研究支持其的控制器命令对今后的发展具有重要的意义。本文在深入研究IEEE1149.7标准的基础上,利用QuartusII开发平台设计了基于TAP控制器命令的测试控制器,并进行了仿真验证。结果表明产生的命令测试信号符合IEEE1149.7标准对TAP控制器命令的规定。

基于IEEE1149.X标准的测试技术研究

IEEE1149标准及其子标准是基于边界扫描的测试技术,它们针对不同的应用环境采用相应的技术标准。它们所提供的解决方案极大地方便了芯片级、板级、系统级及数字网络的测试。本文讨论了IEEE1149.X中各标准的原理、结构,分析了各项技术的发展及应用,并举例说明了在实际中的测试应用。

基于IEEE1149.4的模拟集成电路性能测试技术研究

针对模拟集成电路内建自测试困难和故障诊断约束条件复杂的问题,设计了基于IEEE1149.4边界扫描标准的模拟集成电路性能测试系统;该方案扩展了标准中的模拟边界扫描模块和测试总线电路,并由控制器内部向被测电路施加激励,通过充分利用电路系统中已有数模混合资源,在添加极少的电路元件的基础上,实现了基于FPGA的模拟集成电路性能测试系统;实验选取集成滤波芯片MAX292被测电路测试,其频率特性的测试结果误差均小于5%,表明了该测试方案的正确性、系统测试的有效性和通用性。

基于IEEE 1149.4标准的参数测试系统的设计

为了实现对混合信号电路的参数测试,本文提出一种以FPGA为主控器的基于IEEE 1149.4标准的参数测试系统。实验结果表明,该系统符合IEEE 1149.4标准的基本要求,测试准确。该测试系统的设计为IEEE 1149.4标准提供了一种实现方法,可扩展性强,为更好的解决混合电路测试打下了良好的基础。

真空压力浸渍树脂SD1149体系主绝缘的性能考评

本文搜集大量的国内外真空压力浸渍的资料,证实了VPI工艺制造的主绝缘的特性。通过对SD1149浸渍树脂和PDS43855AW少胶带制得的主绝缘电气性能,机械性能和老化性能的评定,客观地描述出SD1149的应用特性。SD1149浸渍树脂和PDS43855AW少胶带制得的主绝缘的常规电气性能(介质损耗和电气强度)均高于多胶模压绝缘,SD1149浸渍树脂和PDS43855AW少胶带制得的主绝缘在100℃的弯曲强度的保持率要高于多胶模压主绝缘线棒的特性,且主绝缘的耐电老化性能达到了JB/DQ3461-88的要求。通过对SD1149体系主绝缘的性能研究,对国产浸渍树脂SD1149提出了提高树脂高温抗弯强度以及提高主绝缘电老化性能的要求。

IEEE1149.1测试存取口与器件可测性同步的实现

提出了加强测试存取口（ＴＡＰ）功能的一种方法，使之可以随两个时钟工作，一个用于控制与ＩＥＥＥ１１４９．１标准相兼容的操作，另一个控制器件所固有的可测试特性．这个方法给设计和利用器件的可测性特性带来了许多优越性．

IEEE 1149.1b边界扫描器件描述语言

1 引言随着可测性技术的发展,越来越多的电子产品都开始采用边界扫描设计,在设计这些支持边界扫描的新产品时,会面临一个问题:如何描述这些边界扫描器件?本文介绍了边界扫描描述语言(BSDL),它是VHSIC硬件描述语言(IEEE Std 1076—1987 VHDL)的一个子语言。遵从两条原则:一是对用户友好;二是对计算机来讲简单、无二义性。

IEEE1149.1可测试性设计技术的研究与发展

在分析VLSI可测试性设计技术的发展情况和设计准则的基础上，讨论了研究与发展IEEE1149．1可测试性设计技术的重要意义，以及该技术在我国民用和军用工业应用的前景。

融合IEEE1149.X标准的混合信号测试系统设计

集成电路的高复杂度和装配的高密度,使得只用单一的IEEE1149标准来进行电路的自测试已经不能满足需要,在研究IEEE1149.1、.4和.5三种标准的差异性和组合应用准则的基础上,设计了融合三种标准进行混合信号多级扫描的方法。并通过实验平台的搭建与测试,验证了该方法的可行性,为数模混合量的检测以及多模块间的组合测试提供了实用参考。

一种在高速I/O接口嵌入边界扫描电路的方法

描述了一种对原电路具有最低影响的,将边界扫描单元嵌入到高速I/O接口电路的方法。在该方法中,我们对传输端利用1149.1标准,将边界扫描驱动寄存器插入到低速并行端口。而在接受端则利用IEEE1149.6标准将边界扫描接收寄存器插入到高速串行端口。在并行端插入边界扫描驱动单元可以减少数据传输的延迟时间,降低对原电路正常工作的影响。在接受串行端插入扫描接收单元可以对交流耦合高速I/O口进行有效的测试。最后通过芯片测试举例证实了使用该方法确实能够对高速I/O口进行工艺缺陷的测试,同时又不影响原电路的正常工作。

猪流产嗜性衣原体omp-1基因噬菌体疫苗免疫效果评价

本试验对猪流产嗜性衣原体omp-1基因噬菌体DNA疫苗进行了免疫效果评价。将猪流产嗜性衣原体omp-1基因插入λNM1149噬菌体载体构建成DNA疫苗,筛选获得阳性噬斑;使用重组的噬菌体疫苗按250 ng/只分别在第2、16和30天三次免疫Balb/c小鼠,以1B弱毒活疫苗(10μg/只)、噬菌体空载体(250 ng/只)为对照组。免疫后分别以ELISA法测定小鼠抗体以及MTT法检测淋巴细胞刺激指数。结果表明重组λ-MOMP噬菌体疫苗虽然未能在短期内(免疫第29天)激发高水平的抗体(1B组免疫第29天抗体D450=0.347,重组噬菌体组免疫第29天抗体D450=0.19;1B组免疫第43天抗体D450=1.12,重组噬菌体组免疫第43天抗体D450=0.38),但能诱导抗体水平逐渐升高(重组噬菌体组免疫前D450=0.086,免疫第29天抗体D450=0.19,免疫第43天抗体D450=0.38),而且显著性诱导T淋巴细胞的增殖(1B组免疫第29天SI=11.67,重组噬菌体组免疫第29天SI=15.8)。相反弱毒疫苗1B株能激发高水平的抗体,但细胞增殖指数显著低于噬菌体疫苗(1B组免疫第29天细胞增殖指数SI=11.67,重组噬菌体组免疫第29天细胞增殖指数SI=15.8)。试验显示λNM1149噬菌体载体具有潜在增强猪流产嗜性衣原体omp-1基因的免疫效果。

“存储＋逻辑”3D集成电路的硅通孔可测试性设计

为了缩短硅通孔的测试时间,针对符合JESD229和IEEE1149.1边界扫描协议的"存储+逻辑"3D集成电路,提出一种硅通孔可测试性设计.首先在逻辑晶片上增加控制模块,用于控制存储晶片的边界扫描链;然后通过修改逻辑晶片上原有边界扫描链结构,实现串联和并联2种与存储晶片边界扫描链连接的模式;最后在逻辑晶片上增加寄存器,以保存测试过程所使用的配置比特,控制整体测试流程.实验数据表明,该设计仅比原有的IEEE1149.1边界扫描电路增加了0.4%的面积开销,而测试时间缩短为已有工作的1?6.