IEEE1149.1可测试性设计技术的研究与发展

在分析VLSI可测试性设计技术的发展情况和设计准则的基础上，讨论了研究与发展IEEE1149．1可测试性设计技术的重要意义，以及该技术在我国民用和军用工业应用的前景。

IEEE1149.1测试存取口与器件可测性同步的实现

提出了加强测试存取口（ＴＡＰ）功能的一种方法，使之可以随两个时钟工作，一个用于控制与ＩＥＥＥ１１４９．１标准相兼容的操作，另一个控制器件所固有的可测试特性．这个方法给设计和利用器件的可测性特性带来了许多优越性．

RISC CPU的边界扫描电路设计与实现

随着集成电路设计规模不断地扩大、复杂性不断地提高,芯核的可测性已成为设计中不可忽视的环节。边界扫描测试技术作为其中一种方法已被广泛地接受和使用。它能够有效地缩短测试施加时间,提高故障诊断率。本文讨论了边界扫描电路的基本结构和测试思想,设计并实现了RISC CPU中的边界扫描电路,电路结构采用Verilog HDL描述,最后使用Modelsim进行仿真并给出仿真结果。

一种在高速I/O接口嵌入边界扫描电路的方法

描述了一种对原电路具有最低影响的,将边界扫描单元嵌入到高速I/O接口电路的方法。在该方法中,我们对传输端利用1149.1标准,将边界扫描驱动寄存器插入到低速并行端口。而在接受端则利用IEEE1149.6标准将边界扫描接收寄存器插入到高速串行端口。在并行端插入边界扫描驱动单元可以减少数据传输的延迟时间,降低对原电路正常工作的影响。在接受串行端插入扫描接收单元可以对交流耦合高速I/O口进行有效的测试。最后通过芯片测试举例证实了使用该方法确实能够对高速I/O口进行工艺缺陷的测试,同时又不影响原电路的正常工作。

边界扫描测试系统软件设计与实现

为推动边界扫描技术在故障诊断领域中的应用,对边界扫描测试技术进行了研究,设计并开发了一种基于VXI总线的边界扫描测试系统；文章介绍了边界扫描的基本结构和测试原理,并重点介绍了开发边界扫描测试系统软件的流程；实验结果表明,开发的边界扫描测试系统能够利用器件的边界扫描描述文件,自动生成测试向量并完成对数字电路的测试以及故障诊断等任务,同时可以对设置的故障进行精确的定位和隔离。

面向车身控制应用的8位MCUJTAG片上调试模块设计

基于IEEE 1149.1标准,设计了面向车身控制的8位MCU的JTAG片上调试系统。该系统很好地支持断点与观察点设置、外部调试请求、内存和存储器访问等基本调试功能。在几乎不改动内核的基础上,解决了内核中编码长度和执行周期不同的指令,给片上调试带来的困难和挑战,实现了单步调试、指令插入等功能。通过提出的方法,只需保护现场PC值,避免了一系列现场保护措施,减小了硬件实现代价。