一种遵循IEEE 1149.1标准的可测试性设计结构

IEEE1149.1(也称JTAG)是支持芯片边界扫描的国际标准,提供了统一的测试访问端口。如今,它已成为芯片必不可少的一种“开销”。本文通过定制JTAG逻辑,以求用最少的开销,最简单灵活的方式来管理各种DFT逻辑。

基于IEEE Std 1149.1-2001标准的TAP控制器设计

在边界扫描协议的实现过程中,TAP控制器的地位比较突出,是非常重要的一块.本文从协议要求出发,使用Verilog-XL对TAP控制器进行逻辑仿真,并用Design Comp iler进行逻辑综合,得到了符合要求的电路.基于IP设计技术,给本电路增加了扫描链,可以作为一个IP软核应用于集成电路的可测试性设计.

基于JTAG控制器Net-1149.1的测试系统模型

讨论了建立基于JTAG控制器Net-1149.1的测试系统模型的基本方法和系统结构。介绍了测试环境软硬件平台的建立及在测试主机上的软件编程及调试工作。

边界扫描测试协议剖析——从1149.1到1149.6

本文对边界扫描协议IEEEStd 114 9.1- 1990到IEEEStd 114 9.6 - 2 0 0 3的多个协议进行了介绍和剖析 ,着重讨论了各个协议能够解决的问题以及解决问题的方法 ,各个协议的体系结构和指令特色 ,总结了边界扫描技术的最新进展 ,并对以后边界扫描的发展方向给出了预测。

基于IEEE1149.1标准的在线测试的研究

虽然IEEE1149.1标准的提出及应用很好地解决了集成电路的测试问题,然而该标准在对被测电路进行实时故障诊断时却遇到了瓶颈。针对这一问题,利用并行特征分析器(PSA)及跟踪存储技术设计了一种基于IEEE1149.1标准的测试结构,结构中离线部分主要实现边界扫描基础测试并为在线测试提供控制信号,在线部分主要实现实时故障的诊断。设计采用Verilog语言建模,并用QuartusII软件仿真。仿真结果表明该设计能较好地检测出实时故障。

基于IEEE 1149.1标准的可重定向片上调试方法

介绍了一种基于IEEE1149.1标准的可重定向的调试方法,详细地分析了一种嵌入式调试模块的内部结构、工作原理、实现过程以及它给处理器核带来的代价,该模块在RTL级只需较少的修改即可集成在多种微处理器核上,完成片上调试的功能。

基于IEEE1149.1标准的边界扫描控制器的设计

为克服传统基于PC机的边界扫描测试系统所具有的独立性差、测试速度慢等缺点,从IEEE1149.1标准及边界扫描测试的功能需求入手,将边界扫描测试技术与SOPC技术相结合,提出了一种灵活、高效的嵌入式系统解决方案;该方案从IEEE标准及边界扫描测试的功能需求入手,设计了边界扫描测试系统的核心——边界扫描控制器,论文对该控制器的设计是采用自顶向下的模块化设计思想,VHDL语言描述实现;并将该控制器嵌入在具有Nios软核CPU的FPGA上,提高了系统设计的灵活性及边界扫描测试的速度;仿真结果表明该设计方案是正确可行的。

边界扫描结构和IEEE1149.1标准

介绍了边界扫描的基本结构、边界扫描测试操作流程、测试接口和IEEE 1149.1标准规定的数据寄存器和指令寄存器,以及IEEE 1149.1标准规定必须的3个指令.

IEEE1149.1测试存取口与器件可测性同步的实现

提出了加强测试存取口（ＴＡＰ）功能的一种方法，使之可以随两个时钟工作，一个用于控制与ＩＥＥＥ１１４９．１标准相兼容的操作，另一个控制器件所固有的可测试特性．这个方法给设计和利用器件的可测性特性带来了许多优越性．

IEEE1149.1标准的一些问题

本文讨论了IEEE1149.1标准的有关问题和某些问题的解决办法。促使该标准能广泛被接受并在工业中能推广使用。

IEEE 1149.1测试的扩充

本文讨论了专用边界扫描控制器在PCB板测试中的应用以及如何提高测试数据吞吐量的问题,讨论了专用边界扫描控制器结合传统的在线自动测试设备和飞线探测器在生产环境中的应用。

利用IEEE 1149.1和1149.4进行模拟测试

所面临的挑战是发展一种从响应不可预测的混合信号器件的模拟部分获取数据的方法

IEEE1149.1产生新标准

研制边界扫描原先是为了检验IC引线与PCB连接轨迹,现在它已被用于支持芯片调试、设备编程、混合信号测试和现场服务。

基于JTAG的高效调试系统设计与实现

为了给自研处理器芯片提供一种高效方便的调试方法,提出了一种基于JTAG的片内调试系统设计方法。该调试系统在遵循JTAG标准协议的基础上,简化片内调试硬件模式设计,以较少的硬件开销和精简高效的专用调试指令设计,不仅实现了调试中断、指令/数据断点设置、单步执行及寄存器/存储器数据读写等基本调试功能,还支持现场保护与恢复、Trace Buffer、指令插入执行等高级调试功能。经实际芯片测试证明,该调试系统具有兼容JTAG协议、功能全面、灵活高效、结构简单、便于操作等特点。

基于JTAG标准的处理器片上调试的分析和实现

介绍了一种基于IEEE11 49.1标准的嵌入式处理器片上调试的方法,并以一款DSP处理器SuperV2为研究对象,通过扩充JTAG测试访问端口和指令,并在处理器内增加和修改支持调试功能的逻辑,实现了断点设置、外部调试请求和单步执行的调试功能。

嵌入式处理器在片调试功能的设计与实现

以龙芯1号处理器为研究对象,探讨了嵌入式处理器中在片调试功能的设计实现方法.通过扩充IEEEP1149.1协议的JTAG测试访问端口(TAP),并在处理器内部增加控制模块,实现了软件调试断点、调试中断、硬件断点以及单步执行等多种在片调试功能.调试主机只需要通过一根JTAG调试电缆就可以访问目标处理器内部寄存器等各种资源,并控制目标处理器的运行过程,实现了处理器的在片调试功能,大大地方便了软件开发与系统调试.

可测试性设计技术在一款通用CPU芯片中的应用

可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(BoundaryScanDesign,简称BSD)等技术。这些技术的使用为该芯片提供了方便可靠的测试方案。

基于SOPC的边界扫描测试控制器IP核设计

在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。

基于USB接口的边界扫描测试控制器设计

边界扫描测试技术是目前一种主流的可测性设计技术,它以特有的结构和检测方法克服了复杂数字电路板测试的技术障碍,能大大提高数字电路的可测试性;采用DSP和边界扫描总线控制芯片74LVT8980设计了边界扫描测试控制器,该控制器采用USB总线与计算机进行通信,实现USB通信协议与边界扫描总线协议的自动转换,测试数据能够自动加载、采集和诊断;实际测试表明这种方法具有方便、快捷、即插即用的特点。