1553B总线接口实时时钟的设计与实现

介绍了 1553B总线接口中RTC(RealTimeClock)的设计原理 ,给出了一种配合 80C196单片机及BU 6 1580总线接口芯片的 32位RTC的设计实例 ,并讨论了该设计的通用性。

基于FPGA的1553B总线接口板设计

基于FPGA的1553B通信网络的多路总线传输接口板,采用FPGA片内实现。通过Verilog程序和调用QuartusII软件内部宏模块完成。包括双冗余曼彻斯特II编解码及串并转换、总线传输逻辑、终端协议和消息处理、内存及控制器及子系统模块。编写Verilog代码时,检测信号采用跳变沿检测而避免电平检测,可提高系统可靠性。

1553B总线接口模块测试设备的设计与实现

1553B多路传输数据总线接口模块作为一种通用模块在我国自行研制的机载设备上大量使用,在研究1553B总线接口模块测试技术的理论基础上,主要研究多块1553B总线接口模块的测试设备的设计与实现,为1553B总线接口模块的测试提供技术基础。

基于NIOSⅡ的高可靠性1553B总线接口实现

针对当前1553B总线接口芯片为国外所垄断的情况,提出了基于Altera公司NIOSⅡ软核处理器实现1553B总线接口的嵌入式系统设计方案。采用SOPC技术和软硬件协同设计思想,把NIOSⅡ软核CPU与用户外设集成在一块FPGA上,在NIOSⅡIDE开发环境中编写软件;并用VHDL语言设计了自检测配置电路以实现1553B总线接口的高可靠性要求。该1553B总线接口经检测表明,能够满足MIL-STD-1553B数据总线标准,具有良好的军事和经济效益。

机载数据记录仪的1553B总线接口设计研究

机载数据记录仪由于自身处于较为复杂且变化莫测的机载环境中,经常会出现数据失真、数据不连续和数据丢失等问题,影响数据传输的准确性、稳定性和完整性,难以发挥机载数据记录仪的真正作用。因此,结合当前记录仪中总线通信存在的问题,进行机载数据记录仪1553B总线接口的硬件设计。测试证明,该设计能够更加准确、稳定且完整地进行数据传输,并及时响应。