This paper presents a new fully integrated wide-range UHF passive RFID tag chip design that is compatible with the ISO18000-6C protocol. In order to reduce the die area, an ultra-low power CMOS voltage regulator witho...This paper presents a new fully integrated wide-range UHF passive RFID tag chip design that is compatible with the ISO18000-6C protocol. In order to reduce the die area, an ultra-low power CMOS voltage regulator without resistors and an area-efficient amplitude shift keying demodulator with a novel adaptive average generator are both adopted. A low power clock generator is designed to guarantee the accuracy of the clock under 4-4%. As the clock gating technology is employed to reduce the power consumption of the baseband processor, the total power consumption of the tag is about 14μW with a sensitivity of -9.5 dBm. The detection distance can reach about 5 m under 4 W effective isotropic radiated power. The whole tag is fabricated in TSMC 0.18μm CMOS technology and the chip size is 880 × 880μm^2.展开更多
物联网(internet of things,IoT)是目前通信技术行业发展的重要趋势,为世界的信息产业带来了第三次信息浪潮。在物联网发展中,射频识别(radio frequency identification,RFID)是其核心技术,RFID技术的市场需求和发展前景是不可估量的。...物联网(internet of things,IoT)是目前通信技术行业发展的重要趋势,为世界的信息产业带来了第三次信息浪潮。在物联网发展中,射频识别(radio frequency identification,RFID)是其核心技术,RFID技术的市场需求和发展前景是不可估量的。在RFID技术中,核心部件是阅读器,而运用SoC设计方法实现了单芯片系统该部件的主流实现方案。文中采用开源MC8051软核,实现了基于ISO/IEC 18000-6C协议的RFID阅读器SOC系统的软硬件协同设计。其中,软件部分完成系统的控制以及协议命令的处理,而硬件部分实现了包括数据发送和接收的基带通信链路。在设计的SOC中,MC8051处理器还连接了外部RAM,并通过WISHBONE总线与自定义的通信链路模块接口互连。最终,系统在Modelsim下进行了软硬件的仿真验证。展开更多
设计并提出一种超高频射频识别系统读写器设计的新方案。该读写器采用IntelR1000收发器芯片、W78E365微控器，符合ISO18000-6C和EPC global Gen2标准，工作频率为860-960MHz，读写距离在2～10m之间。同时给出读写器硬件系统的组成和软...设计并提出一种超高频射频识别系统读写器设计的新方案。该读写器采用IntelR1000收发器芯片、W78E365微控器，符合ISO18000-6C和EPC global Gen2标准，工作频率为860-960MHz，读写距离在2～10m之间。同时给出读写器硬件系统的组成和软件工作流程，并针对同时读取多张卡的情况进行分析，实现了防冲突算法。该读写器支持SSB-ASK和DSB-ASK双重调制方式，可根据需要改变使用天线的单、双模式。展开更多
对于标签芯片,降低系统时钟频率是降低功耗、提高通讯距离的最有效手段。首先从理论上按照一种等效判决方法推导出PIE解码电路的更低时钟频率,提出了一种低时钟频率下基于ISO 18000-6 TYPE C协议的UHF RFID标签芯片解码电路的实现方案...对于标签芯片,降低系统时钟频率是降低功耗、提高通讯距离的最有效手段。首先从理论上按照一种等效判决方法推导出PIE解码电路的更低时钟频率,提出了一种低时钟频率下基于ISO 18000-6 TYPE C协议的UHF RFID标签芯片解码电路的实现方案。设计的解码电路大幅度降低了标签芯片解码电路功耗,提高了标签响应灵敏度。展开更多
基金Project supported by the Guangdong Key Science and Technology Special Project of China(No.2008A090300001).
文摘This paper presents a new fully integrated wide-range UHF passive RFID tag chip design that is compatible with the ISO18000-6C protocol. In order to reduce the die area, an ultra-low power CMOS voltage regulator without resistors and an area-efficient amplitude shift keying demodulator with a novel adaptive average generator are both adopted. A low power clock generator is designed to guarantee the accuracy of the clock under 4-4%. As the clock gating technology is employed to reduce the power consumption of the baseband processor, the total power consumption of the tag is about 14μW with a sensitivity of -9.5 dBm. The detection distance can reach about 5 m under 4 W effective isotropic radiated power. The whole tag is fabricated in TSMC 0.18μm CMOS technology and the chip size is 880 × 880μm^2.
文摘物联网(internet of things,IoT)是目前通信技术行业发展的重要趋势,为世界的信息产业带来了第三次信息浪潮。在物联网发展中,射频识别(radio frequency identification,RFID)是其核心技术,RFID技术的市场需求和发展前景是不可估量的。在RFID技术中,核心部件是阅读器,而运用SoC设计方法实现了单芯片系统该部件的主流实现方案。文中采用开源MC8051软核,实现了基于ISO/IEC 18000-6C协议的RFID阅读器SOC系统的软硬件协同设计。其中,软件部分完成系统的控制以及协议命令的处理,而硬件部分实现了包括数据发送和接收的基带通信链路。在设计的SOC中,MC8051处理器还连接了外部RAM,并通过WISHBONE总线与自定义的通信链路模块接口互连。最终,系统在Modelsim下进行了软硬件的仿真验证。
文摘设计并提出一种超高频射频识别系统读写器设计的新方案。该读写器采用IntelR1000收发器芯片、W78E365微控器，符合ISO18000-6C和EPC global Gen2标准，工作频率为860-960MHz，读写距离在2～10m之间。同时给出读写器硬件系统的组成和软件工作流程，并针对同时读取多张卡的情况进行分析，实现了防冲突算法。该读写器支持SSB-ASK和DSB-ASK双重调制方式，可根据需要改变使用天线的单、双模式。
文摘对于标签芯片,降低系统时钟频率是降低功耗、提高通讯距离的最有效手段。首先从理论上按照一种等效判决方法推导出PIE解码电路的更低时钟频率,提出了一种低时钟频率下基于ISO 18000-6 TYPE C协议的UHF RFID标签芯片解码电路的实现方案。设计的解码电路大幅度降低了标签芯片解码电路功耗,提高了标签响应灵敏度。
