基于TSMC180nm工艺的8位电压型数模转换器设计

基于TSMC180nm的1P6M标准互补金属氧化物半导体(CMOS)工艺,文章设计了一款8位分辨率的R-2R阶梯架构电压型数模转换器(DAC)。为了降低电阻失配对DAC性能的影响,该DAC采用了传输门结构开关,并通过后仿真与实际测试对其性能进行了对比分析。测试结果表明,在1.8V电源供电下,总版图面积为820μm×820μm,DAC总功耗为91.8μW,其最大转换速率达250M采样次数/s,微分非线性误差(D_(NL))和积分非线性误差(I_(NL))的最大绝对值分别为0.32LSB和0.52LSB。

基于SMIC 180nm工艺的内插延时链型TDC芯片

在高能同步辐射光源的高分辨谱学线站系统(HEPS-B5)的核共振散射实验中,为满足测试样品对时间数字转换皮秒级的高分辨率时间测量要求,基于SMIC 180 nm工艺设计了一款内插延时链型的四通道时间数字转换器(TDC)芯片。该TDC芯片采用“粗计数”和“细计数”相结合的链状结构,通过内插延时链法来提高测量分辨率,并结合时钟计数器以实现较大的动态测量范围。为了阻止亚稳态的传递,使用两级反相器作为基本延时单元,另外通过异步先进先出(FIFO)缓冲器实现数据在不同时钟域之间的安全传递。实验测试结果表明,该TDC芯片的时间分辨率可达到56.3 ps,动态测量范围为0~262μs,能够满足核共振散射实验的高精度时间测量要求。

深亚微米多晶硅熔丝特性研究

随着集成电路产业的迅速发展,熔丝电路在IC芯片中的应用越来越广泛。为了提高集成电路制造良率,在集成电路设计中通常会大量使用基于熔丝技术的冗余电路。通过对180 nm工艺多晶硅熔丝熔断特性的探索和研究,给出多种尺寸的多晶硅熔丝电熔断特征参考值,可以满足集成电路设计对编程条件和编程后熔丝阻值的不同需求。集成电路设计者通过选择不同的多晶硅熔丝尺寸种类,实现熔丝外围电压电流发生电路的灵活设计,大幅提高180 nm工艺多晶硅熔丝设计成功率。通过优化熔丝器件结构、编程条件等参数,实现不同应用需求的熔丝量产。

基于双电荷层结构的CMOS单光子雪崩二极管

基于180nm标准CMOS工艺,设计了一种能够有效提高光子探测效率的双电荷层结构的单光子雪崩二极管.该器件结构采用P电荷层和逆行掺杂的深N阱形成PN结,选取不同的P电荷层掺杂浓度,对击穿电压进行优化,当P电荷层浓度为1×10^18cm^-3时,击穿电压为17.8V,电场强度为5.26×10^5V/cm.进一步研究发现N电荷层的位置会影响漂移电流密度和扩散电流密度.当在深N阱与N隔离层交界处掺杂形成N电荷层,即N电荷层掺杂峰值距离器件表面为2.5μm时,器件性能最优.通过SilvacoTCAD仿真分析得到:在过偏压1V下,波长500nm处的探测效率峰值为62%,同时在300~700nm范围内的光子探测效率均大于30%.