基于2-5混值编码的十值乘法器

通过对十值逻辑编码技术的研究,发现2-5混值编码方案能有效抑制冗余态,使一位十值信号的编码效率达到100%。提出了2-5混值编码方案,借助T运算,推导出2-5混值/十值T门的逻辑函数表达式及电路结构;根据真值表,利用T门,设计了2-5混值/十值乘法器。在PSP ICE 9.0环境下,采用0.5μm CMOS工艺,对所设计的电路进行计算机模拟,验证了其逻辑功能的正确性。

基于T门的2-5混值/十值加、减运算电路设计

本文通过对编码技术的研究,提出采用2-5混值编码方案研究十值运算电路;在电路具体实现过程中,借用T运算,设计2-5混值/十值T门;然后,在此基础上,按真值表直接设计2-5混值/十值全加器和全减器的运算电路。最后用PSPICE模拟验证所设计的电路具有正确的逻辑功能。

基于电路三要素理论的2-5混值/十值计数器研究

通过对2-5混值编码原理、电路三要素理论和N+1值代数理论的分析,定量研究了2-5混值门电路、触发器和带进位/借位的加减法计数器,最后设计了2-5混值/十值译码电路,使计数器输出为十值信号。与以往十值电路的设计方法相比较,此设计方案具有编码效率高、供电电压低等特点。计算机模拟验证了上述理论和依此理论设计的电路的正确性。

基于2-5混值/十值T门的D/A转换器的设计

通过对电路三要素理论和混值编码技术的研究,提出采用2-5混值编码技术设计十值运算电路的新方案。首先利用T运算设计2-5混值/十值T门,然后,根据二值T型解码网络D/A转换器的设计原理设计了十值T型解码网络D/A转换器。最后用PSPICE模拟验证所设计的电路具有正确的逻辑功能。