一种新型2-DCT/IDCT结构的设计与实现

本文根据MPEG-2视频编码的特点,设计了仅由一个1-DCT核完成的2-DCT/IDCT结构,该结构的转换矩阵通过SRAM实现,具备双端口的输入输出,数据吞吐率较高,能够有效节省芯片面积.1-DCT核由7个乘法器组成,乘法器可以根据计算速度的快慢灵活设计.为了解决双端口无冲突的存储访问,提出了一个数据排列方案.由于乘法器的乘数之一为常数,我们设计了一种常数修改方案能够有效的降低成法器的硬件开销.该2-DCT/IDCT结构通过了FPGA验证,具有较强的工程实用价值.

基于行列变换结构的2-DCT/IDCT的误差分析

提出一种新的基于行列变换结构的 2 - DCT/ IDCT误差模型 .利用该模型得到的计算 2 - DCT/ IDCT的误差公式 ,能够告知 2 - DCT/ IDCT结构各部件的字长对整体计算的误差贡献 .本文根据该误差模型 ,具体计算了基于行列变换结构的既符合 IDCT有穷字长标准 ,又能够尽可能降低硬件开销的 2 - DCT/ IDCT各部件字长 。

适用于MPEG2标准的IDCT的新VLSI结构

本文提出了一种新的适用于MPEG2标准的IDCTVLSI结构，并用超高速数据语言进行了仿真．对于8点一维IDCT，只用7个变量乘常系数乘法器和10个加／减法器，且只需4个时钟就能处理完8个数据，电路规模为6000门左右，比传统方法节省40～50％．对于二维IDCT，如采用分时方式实现，处理每个8×8的块也仅需64个时钟该结构可应用于MPEG2MPHL视频解码器．