2.5D TSV封装结构热应力可靠性研究

通过热应力有限元仿真及基于“菊花链”假片样品的温度循环累积试验,对采用2.5D TSV硅转接基板的超大规模FC芯片焊接组件进行了热应力可靠性论证。获取2.5D TSV封装结构在温度场作用下的应力分布,使用“菊花链”串联结构在多次温度循环作用下的阻值变化率来表征焊点的退化速率,为其在高可靠集成电路及SiP系统集成模块中的应用提供可靠性评价依据。

用2.5D TSV实现多处理器SiP功能

本项目由Open-Silicon,GLOBALFOUNDRI ES和Amkor三家公司合作完成。两颗28nm的ARM处理器芯片,通过2.5D硅转接板实现集成。芯片的高性能集成通常由晶体管制程提高来实现,应用2.5D技术的Si P正成为传统芯片系统集成的有效替代。Open-Silicon负责芯片和硅转接板的设计,重点在于性能优化和成本降低。GLOBALFOUNDRI ES采用28nm超低能耗芯片工艺制造处理器芯片,而用65nm技术制造2.5D硅转接板。包括功耗优化和功能界面有效管理等概念得到验证。硅基板的高密度布线提供大量平行I/O,以实现高性能存储,并保持较低功耗。所开发的EDA设计参考流程可以用于优化2.5D设计。本文展示了如何将大颗芯片重新设计成较小的几颗芯片,通过2.5D硅转接板实现Si P系统集成,以降低成本,提高良率,增加设计灵活性和重复使用性,并减少开发风险。

基于质量保证前移的TSV硅转接板检验评价方法

TSV作为目前公认最先进的新型高密度封装工艺之一,其结构工艺极为复杂,当前国内鲜有大规模应用及工程适用的质量与可靠性评价方法,相关统一标准尚未完全建立。本文以目前相对成熟并已形成行业共识的2.5D封装中TSV硅转接板为对象,结合其工艺结构特点以及实际产品生产试验的一线数据,研究提出了基于保证前移TSV硅转接板质量检验及可靠性评价方法,为TSV工艺产品的工艺质量监控、检验评价、可靠性保证及相关标准规范制定提供了一套成熟的解决方案。

硅通孔(TSV)转接板微组装技术研究进展

以硅通孔(TSV)为核心的三维集成技术是半导体工业界近几年的研发热点,特别是2.5D TSV转接板技术的出现,为实现低成本小尺寸芯片系统封装替代高成本系统芯片(So C)提供了解决方案。转接板作为中介层,实现芯片和芯片、芯片与基板之间的三维互连,降低了系统芯片制作成本和功耗。在基于TSV转接板的三维封装结构中,新型封装结构及封装材料的引入,大尺寸、高功率芯片和小尺寸、细节距微凸点的应用,都为转接板的微组装工艺及其可靠性带来了巨大挑战。综述了TSV转接板微组装的研究现状,及在转接板翘曲、芯片与转接板的精确对准、微组装相关材料、工艺选择等方面面临的关键问题和研究进展。

射频微系统2.5D/3D封装技术发展与应用

2.5D/3D封装技术是满足未来射频系统更高集成度、更高性能、更高工作频率需求的主要手段。文中介绍了目前微系统2.5D/3D封装技术的发展趋势及硅通孔(TSV)、微凸点/铜柱、圆片级封装等先进的高密度封装技术,并关注了2.5D/3D封装技术在射频微系统领域的应用及挑战,为射频微系统集成封装技术研究提供参考。

粗线条的2.5D硅转接板高速信号布线设计与仿真分析

硅转接板作为2.5D集成的核心结构,通过TSV(through silicon via)提供垂直互联大大缩短了连线长度;同时其热膨胀系数与芯片较好匹配,并兼容圆片级工艺,因此硅转接板拥有着广阔的应用与发展空间。然而由于现有的封装工艺条件的限制,以及半导体硅高损耗的特性,在实现高速信号的高密度集成时,会出现损耗、串扰等多方面的信号完整性问题。结合封装工艺,针对硅转接板10μm线宽的RDL(redistribution layer)传输线多种布线结构在ANSYS的全波电磁场仿真软件HFSS中建立模型。通过仿真,得出硅衬底对传输线电性能的影响;以及单端和差分传输线的合理布线方式,并且提出了高速传输线的高密度排布结构。通过20μm线宽RDL传输线的高频电测试与仿真的结果分析,得出转接板RDL制作工艺的可靠性以及仿真方法的准确性,同时得出RDL层间介质厚度对传输线高频电性能的影响。

基于Weibull分布2.5D封装热疲劳可靠性评估

针对2.5D立体封装中热膨胀系数及结构尺寸均存在较大差异、极易在热应力作用下产生热疲劳失效的可靠性问题,开展多芯片硅基集成封装互连界面温度循环加速试验,并基于Weibull分布对2.5D封装互连界面热适配性能进行评估分析,实现了2.5D封装可靠性指标的评估和失效率鉴定方案的制定。

Amkor的2.5D和HDFO封装-先进异构芯片封装解决方案

科技的大浪潮,正向人工智能、深度学习、云端计算、超级电脑等领域快速发展,而这些前沿技术都有一个共同特点,那就是超高性能的高速芯片(IC)。除了主芯片自身往更先进的工艺节点推进外,还可能与更高带宽的内存(High Bandwidth Memory,HBM),或更高传输速度的串行解串器(Serdes),或其它特定功能的芯片,整合成异构芯片封装(Heterogeneous Package),将整体效能推向极致。为了实现这样的功能,异构芯片集成的封装技术将扮演至关重要的角色。本文介绍由Amkor开发的封装技术平台,包括2.5D硅通孔(TSV)介质层(Interposer)、基板上芯片(CoS)、晶圆上芯片(CoW)、高密度扇出型封装(HDFO),以及电子设计自动化(EDA)设计流程和测试解决方案。为了达到大规模生产此类先进封装的能力,文章还将介绍最先进的高洁净度高自动化封装工厂K5,以高技术和高质量帮助客户实现其高速性能的目标。

面向微系统集成的高可靠陶瓷封装设计与仿真

微系统技术在集成设计、特性评估方面存在诸多难题,以一款采用2.5D TSV、芯片堆叠技术的微系统陶瓷封装为研究对象,详细阐述了微系统封装方案设计、电学布局布线设计、热学设计以及电学、热学、力学仿真分析等内容,并介绍了如何针对仿真分析结果开展结构的优化设计,以获得更好的封装性能,对面向微系统集成的高可靠陶瓷封装设计与仿真具有指导性作用。

高可靠先进微系统封装技术综述

在人工智能、航空航天、国防武器装备电子系统小型化、模块化、智能化需求驱动下,系统级封装设计及关键工艺技术取得了革命性突破。新型的系统封装方法可把不同功能器件集成在一起,并实现了相互间高速通讯功能。封装工艺与晶圆制造工艺的全面融合,使封装可靠性、封装效率得到极大的提升,封装寄生效应得到有效抑制。文章概述了微系统封装结构及类型,阐述了高可靠晶圆级芯片封装(WLP)、倒装焊封装(BGA)、系统级封装(SIP)、三维叠层封装、TSV通孔结构的实现原理、关键工艺技术及发展趋势。

晶圆级多层堆叠技术

随着5G和人工智能等新型基础设施建设的不断推进,单纯通过缩小工艺尺寸、增加单芯片面积等方式带来的系统功能和性能提升已难以适应未来发展的需求。晶圆级多层堆叠技术作为能够突破单层芯片限制的先进集成技术成为实现系统性能、带宽和功耗等方面指标提升的重要备选方案之一。对目前已有的晶圆级多层堆叠技术及其封装过程进行了详细介绍;并对封装过程中的两项关键工艺,硅通孔工艺和晶圆键合与解键合工艺进行了分析;结合实际封装工艺对晶圆级多层堆叠过程中的可靠性管理进行了论述。在集成电路由二维展开至三维的发展过程中,晶圆级多层堆叠技术将起到至关重要的作用。