基于AXI总线的H.264解码器存储管理接口设计

H.264解码器解码过程中产生的宏块类型多样、数据量大,缓存复杂度大大增加,存储管理接口连接H.264解码器和外部存储,是H.264解码系统的关键模块。基于AXI总线的H.264解码器存储管理接口设计依据H.264解码器数据格式特征和AXI总线传输特点,对多路读写通路采用轮询仲裁,并以宏块对为单位存储宏块数据,减少对总线的请求次数。经仿真验证,该接口能够完成解码器和外存之间多类型、大数据量交互,满足400MHz频率下1920×1080分辨率视频解码所需要的数据传输能力。

Symbian平台下基于FFmpeg的H.264解码器的移植

由于无线网络具有数据传输速率低、带宽不稳定、误码率高等缺点,所以如果想在无线网络上传输清晰流畅的视频流数据,必须有先进的视频压缩技术和高效健壮的传输协议的支持。H.264作为首选的视频压缩标准,但在手机视频的实际应用中,还存在诸多手机的播放器本身并不支持H.264编码格式的视频播放。以此为据,阐述了将开源H.264解码器移植到Symbian手机中的实现过程以及需要注意的几个实际问题,对其他手机平台提供了可借鉴的经验。

基于比特流修改的H.264解码器错误自动定位

针对H.264解码器的测试问题,提出了一种简单实用的自动错误定位方法。对导致错误的比特流进行修改,在不进行源代码分析的情况下就达到错误定位的目的;开发了一个错误定位工具,利用这个工具可以加快调试过程。实验结果表明,此方法有良好的效率。

低运算复杂度的H.264解码器运动补偿模块

给出了一种针对H.264解码器中运动补偿模块的有损优化算法,旨在减少H.264解码器的总运算,以更好地适应便携式设备。算法主要对运动补偿模块中的1/2像素和1/4像素插值滤波器进行了优化。由实验结果可知,该算法能够有效地降低运动补偿模块的运算量,同时不会引起明显的视频质量的降低和漂移效应。

H.264解码器的ASIC解决方案及其FPGA验证平台

论述了H.264解码器的ASIC(专用芯片)解决方案及其FPGA验证平台。该方案比常见DSP解决方案有更快的解码速度和更低的能耗,解决了H.264解码器由于算法复杂性增大带来的速度和能耗问题。鉴于大规模SoC芯片验证的复杂性,还比较详细地介绍了该芯片基于FPGA的验证平台。

支持宏块级帧场自适应的H.264解码器帧内模块FPGA实现

文章对支持宏块级帧场自适应的H.264帧内预测和残差系数反变换反量化进行深入分析,提出了一种易于硬件实现的H.264解码器的帧内模块算法并给出了其硬件结构,采用流水线方法、分解计算等多种优化计算方法提高硬件系统的并行度。从实验结果看,作为硬件实现方案,完全能达到实时要求。系统已经通过FPGA验证,工作频率可达到80MHz。

基于BREW平台的H．264解码器的实现

介绍了H．264解码器在BREW平台上的实现方法,重点讨论了代码移植、优化和ARM编译过程中遇到的各种问题和相应的处理方法。并根据无线网络误码率高、误码常常造成播放中断等问题,实现了一种H．264解码器端的误码处理机制,使得解码应用程序的稳定性大大提高。在LG C910手机(ARM 9处理器)上的测试结果表明,对于QCIF格式的视频,在同时实现视频解码、显示以及QCP格式(QUALCOMM Pure Voice)音频解码、播放等功能的情况下,优化后的H．264解码器仍可以达到9帧/s左右的解码和播放速度,满足了移动终端上的实时处理需求。

基于SoC平台的H.264解码器IP核设计

介绍了SoC的发展概况和趋势,提出了一种基于SoC平台的H.264解码器优化设计架构。在设计中采取了灵活的帧场自适应解码策略,对于总线时序需求较高的模块采用了流水线设计,对总线进行了时分复用;在可变长解码部分,对各个功能模块进行了控制分离,这些优化除了可有效地减小时钟频率需求外,还可在一定程度上兼容其它的视频压缩标准,如MPEG-2。最后实现了这个设计,并给出了实验结果。

基于USB2.0集成芯片的H.264解码器芯片设计

H．264／AVC标准具有一系列优于MPEG4和H．263的新特性，在相同的重建图像质量下，H．264比H．263节约50％左右的码率。但是节约码率的代价是增加了算法复杂度。由于仅用软件已经无法实现实时地解码过程。所以必须利用硬件加速，这正是本解码器设计的初衷。

H.264解码器IT、IQ模块的硬件实现结构

H.264视频编码标准有压缩效率高、稳定性好的特点,适合于无线通信和数字电视的应用,这些应用很多用多媒体SoC的方式实现H.264解码器。本文根据H.264的特点,提出一种硬件实现结构,用了流水线、并行处理及组件共享等设计方法,能完成对H.264中各种宏块元素逆量化(IQ)和逆变换(IT)操作。

H.264解码器中CABAC硬件加速器的实现

在H.264解码器中,为了能够完成高清码流的实时解码任务,本文提出了一种CABAC硬件加速器的设计方案。通过采用高效率的状态机和流水线结构,该方案可在每1～3个时钟周期内完成1bit数据的解码。本设计在中芯国际0.18μm CMOS工艺标准单元库的基础上进行综合,硬件加速器面积为0.38mm2,工作时钟频率可达166MHz。

H.264解码器中帧内预测模块的硬件设计

为了消除图像编码过程中出现的空间冗余,H.264编码器采用了帧内预测技术提高压缩率。而在解码过程中,帧内预测解码部分占用了较多的时钟资源和硬件资源。本文针对协议中帧内预测编码的算法,通过分析,对算法进行化简,并根据邻块的空间相关性特点,设计了一种并行结构。经过功能验证与FPGA验证,表明该解码模块在消耗硬件资源增加17%的基础上,可以比常规解码模块提高45%的解码速度,较好的满足性能要求。

基于威焱831平台的H.264视频解码优化

为提高威焱831平台的多媒体处理能力,解决H.264解码器解码效率低的问题,在提出SIMD指令级优化方法的同时,提出一种面向帧拷贝的优化方法。通过分析开源软件FFmpeg中H.264解码器的并行化特性,使用威焱平台性能分析工具解析影响视频解码性能的热点函数。采用手工嵌入SIMD汇编指令的方式对关键模块热点函数进行优化,通过FFmpeg源码编译过程链接汇编实现的内存操作函数memcpy提升内存拷贝速度。实验结果表明,威焱831平台视频解码的平均性能提高26%,推动了威焱831处理器在多媒体应用领域的发展。

H.264软件解码器的优化

分析了JM 7.6解码器的结构,指出了影响速度的瓶颈,并且对亮度块运动补偿、色度块运动补偿以及帧内预测等耗时模块进行了优化,对程序的流程和数据结构进行了调整。试验结果表明,优化后程序的解码速度是参考代码JM 7.6的5倍左右,实现了L inux平台上720×480视频序列的实时解码。

H.264中CAVLC解码器的设计与优化

为了提高CAVLC解码器的解码速率,提出了一种优化的CAVLC解码器结构,主要包括level解码模块和RunBefore解码模块。level解码模块采用伪并行的结构解码幅值,实现了半个周期解码一个幅值;采用RunBefore与level快速合并的方法,在RunBefore解码完成的同时形成残差系数。建立了该优化结构的RTL模型,并验证了其功能的正确性。利用Xilinx公司的ISE13.3对该设计进行综合,结果显示该设计可以支持1 080p高清视频的实时解码。

支持MPEG-2和H．264的标清多路解码器芯片

标清视频多路解码器芯片MB86H01系列专为俄罗斯、东欧和中国市场的电视机和机顶盒而设计，在单一芯片上集成了MPEG-2和H．264解码器，所以能够支持这些地区的DVB广播标准。该系列提供小型封装，适合用于内置电视接收器的个人导航设备等便携式设备。集成的高速USB2．0 OTG控制器极大提高了与数码相机等外部设备的连接性。

H．264视频解码器中指数哥伦布的硬件实现

H.264是具有极高压缩率、较好的IP和无线网络信道适应性的最新视频编解标准,本文研究了其中的指数哥伦布解码的算法以及其中解码的硬件实现方式。在实际芯片设计过程中,可以根据不同的性能指标要求来选择合适的硬件电路。

一种高效多标准视频解码器架构研究与设计

针对目前视频解码器实现方案存在的灵活度低、开发周期长、不能适应快速变化的算法升级等问题,提出一种面向多种视频编解码标准的通用视频解码器架构设计方案.采用软硬件协同设计方法,基于可编程同构多核处理器+协处理器的硬件架构,同构多核处理器采用指令级和任务级并行加速,协处理器采用硬件定制单元实现矢量加速,同时利用分布式片上便笺式存储器(Scratchpad Memory,SPM)代替数据Cache实现高效的数据存储系统,以应用广泛的H.264视频标准为验证实例.实验结果表明,基于本文所提架构实现的H.264视频解码器高效可行,平均并行加速比为9.12,相比于传统多核并行解码算法提高了1.31倍.

利用高效带宽结构设计H.264/AVC解码器的动态补偿模块

在本文,我们提出了一个基于分块聚类的方法来减少H.264/AVC解码器里面的动态补偿模块存储器存取的次数。利用将在一个宏区块内可能重用的4x4单元块分组来分享载入的参考数据,而存储器存取的次数能被有效地减少到平均70%。此外,在访问外部SDRAM时采用指令重新排序减少预充电(Precharge)/激活(active)的次数可以达到原来的60%。从我们的仿真结果可以看到,处理一个宏区块总的存储器存取的次数低于400次。这个方法对动态补偿模块硬件设计的不同面积大小的内部存储器是可调整的。

基于SoC技术的新型全高清解码器显示部分的研究与设计

本文主要介绍数字电视高清显示技术,以及逐行显示技术与隔行显示技术的区别。