一种3×3卷积器的设计

给出了一种基于2的补码的卷积运算算法及其硬件实现体系结构。该算法结构使用了一个特殊的移位累加单元代替并行补码乘法,降低了卷积系数为负数时的计算复杂度。

实时图象3×3卷积器的设计

给出了两种实时图象３×３卷积的设计方案。为避免使用昂贵的乘法器集成电路，本文利用硬件查找表方案来降低成本、实时实现相乘运算。其中：方案一根据乘法分配律来简化硬件查找表的构成；方案二通过将８ｂｉｔ的灰度图象数据看成８个位面二值图象的叠加来实现方案的简化。文中还．提供了卷积器中可变行延迟、卷积数据变换后处理电路的设计方案。两种方案均可由市场有售的普通型号小规模集成电路较低成本实现。