高性能、低功耗32位浮点数字信号处理器

高性能SHARC2148x及低功耗SHARC2147x系列处理器集成高达5Mb的存储器，为多种应用提供了单芯片、浮点信号处理精度，并为便携式设备实现了高端系统功能。SHARC2148x系列处理器比其他32位浮点DSP产品在性能上提高了33％（400MHz），SHARC2147x系列处理器功耗仅为363mw（典型值），比其他同类处理器降低达20％，并提供最高266MHz的性能。

高性能、低功耗32位浮点数字信号处理器

高性能SHARC2148x及低功耗SHARC2147x系列处理器集成高达5Mb的存储器，为多种应用提供了单芯片、浮点信号处理精度，并为便携式设备实现了高端系统功能。SHARC2148x系列处理器比其他32位浮点DSP产品在性能上提高了33％（400MHz），SHARC2147x系列处理器功耗仅为363mw（典型值），

浮点数字信号处理器TMS320C32与存储器接口的研究

对TMS320C3存储器空间进行了研究,详细论述了TMS320C32与不同宽度外部存储器接口的控制方式。

基于32位数字信号处理器和16位同步串行模数转换器的配用电监控终端设计

采用32位控制型数字信号处理器、32位嵌入式先进精简指令集处理器和具有16位精度的同步采样串行接口模数转换器,设计并实现了全隔离的配用电监控终端。在设计中使用多重软硬件抗干扰措施,提高了装置的可靠性;应用软硬件缓冲技术和优化的历史数据查询算法提高了系统效率。采用GPRS作为通信手段,并对其应用可靠性进行了深入研究和实践。在定点数字信号处理器中采用C语言编程,提高了系统的可靠性和可维护性。

可编程浮点数字信号处理器LS-DSP数据路径的设计

LS-DSP是针对航天数字信号处理应用而开发的32位可编程浮点数字信号处理器。本文讨论LS—DSP数据路径的设计,即ALU、乘法器、数据地址产生器三大功能单元的设计。在ALU的设计中,本文采用了一种新的前导0／1判断逻辑结构,其AT2比传统并行方式减少了约15．3％。在乘法器设计中,本文采用了一种新的尾数乘法阵列组织结构,其 AT2比传统的Wallace树结构减少了约12％。为了使LS-DSP更好的支持数字信号处理应用,本文提出了支持顺序、倒位序、循环三种数据寻址计算的数据地址产生器生成算法。LS-DSP现已投片成功,其采用0．5um三层金属布线CMOS工艺制造,面积6．2×6．7mm2,主频为50MHz。

SMDSP浮点数字信号处理器CPU内功能单元的设计

SMDSP是针对专门应用开发的高性能32位浮点数字信号处理器,其CPU内有独立的ALU、乘法器、数据地址产生器和六条局部数据总线,实现了乘加运算并行,算术运算与地址运算并行,加快了数据处理速度。数据地址产生器支持顺序、倒位序、循环三类数据地址的计算,使得SMDSP能方便高效地应用于数字信号处理系统。

用于专用DSP处理器的高速低功耗的IEEE32位浮点加法器

本文我们描述了一个符合 IEEE75 4单精度浮点标准的加法器。这个浮点加法器的设计基于 TSMC2 .5 V0 .2 5 μm CMOS工艺。它将用于 2 0 0 MHz的专用 DSP处理器。为了在高速运算的同时降低功耗 ,本文在采用了并行运算提高速度的同时 ,通过控制逻辑模块关闭不必要的运算模块的操作来减小整个电路功耗。另外 ,在电路设计中大量使用传输管逻辑 ,提高速度并降低整个电路的面积和功耗。加法器的运算时间是 3 .986

32位浮点RISC嵌入式微处理器LS-C编译程序寄存器分配实现

寄存器的合理利用是提高编译程序目标代码效率的关键因素。论文提出变量使用频度最低思想并详细阐述了其在32位浮点RISC嵌入式微处理器LS-C编译程序寄存器分配方案中的具体实现。

一种新型的高度并行32位浮点DSP向量信号处理器

本文介绍了一种新型的32位浮点(IEEE标准)DSP向量信号处理器的结构,其内部结构是高度并行的,它主要是由六个各自独立而很好配合的单元组成。它的ALU有一个流水线结构,此流水线结构对执行DSP和矩阵运算(特别对FFT的蝶式运算)是优化的。极为灵活的向量指令系统可以便其内部资源得到最有效的利用。所有这些特点便其成为高性能、大吞肚量的处理器,它具有31MFLOPS(百万次浮点运算/秒)的运算能力而额外开销极少。本文介绍这种器件的结构,介绍其内部各单元及其相互配合,还介绍指令系统的基本特点。本文给出单个处理器的一些基本性能指标。并提出一种简单的小系统结构,即把两个处理器组合在一起,共享单一总战,其吞吐率是单个处理器系统的两倍。

数字信号处理器件选型分析 选择定点的还是浮点的DSP?

在选择数字信号处理器时,恰当地选用数据格式是设计决策的关键之一,因为对于浮点数据类型和定点数据类型要提供不同类型的支撑硬件。数字信号处理采用的数据格式确定了它处理不同精度、动态范围和信噪比的信号的能力。在考虑应用中表示数据的正确格式时,对其易用性和进入市场的速度加以考虑也是同等重要的。

AD公司高水平浮点数字信号处理器

ADSP-21060和ADSP-21062是工业界中第一种超级哈佛结构计算机(SHARCTM)级的数字信号处理器DSP。在一个单独的芯片上综合有下列各部分:工业界最快的基于ADSP-21020通用浮点核心;双端口4M或2M比特SRAM;宽带宽通信口;经改进的DMA(直接存储器存取)控制器——外加有一个交叉开关对它们进行内部交联(详见下示框图)。不同结构的SHARC的应用如下表所示:

高性能通用浮点数字信号处理器BWDSP1000

技术开发单位 中国电子科技集团公司第三十八研究所 技术简介 该研究所在“十一五”时期“核心电子器件、高端通用芯片及基础软件产品”最大专项项目的支持下，研制出了高性能通用浮点数字信号处理器——BWDSP100。该处理器采用55nm制作工艺，从指令集、体系结构到软／硬件开发环境完全实现了自主研制。该产品为《军用技术转民用推广目录（20l2年度）》中微电子与电子信息领域的推广项目。

WE DSP 32型数字信号处理器

本文较详细地介绍了WE DSP 32型32位浮点运算数字信号处理器的功能及特点。并对WE DSP系列的发展和应用前景作了简要评价。

德州仪器32位微处理器系列添新丁,浮点性能实现两倍提升

近日，德州仪器公司推出其最新做处理器产品C2834x Delfino，这款产品面向高端实时控制应用，包括伺服驱动器、风能发电、高级电力线监测及汽车雷达等。

一个高效的嵌入式浮点FFT处理器的实现

FFT是数字信号处理中的一种非常重要的算法。本文构造了一个适于嵌入式应用的基16FFT处理器局部流水结构,同时设计实现了一个高效的基4蝶形运算模块。我们的研究应用了局部流水和反馈的思想,使基16FFT蝶形运算模块得以由两个基4/基2蝶形模块组成的反馈流水电路实现,在简化结构的同时提高了处理速度。基4蝶形模块中运算模块的利用率达到100％,而且比传统的基四蝶形模块节省60％以上的资源。

浅析数字信号处理器(DSP)的发展

本文主要阐述了数字信号处理器DSP（DigitalSingnalProcessor）从问世以来，各发展阶段每代产品所使用的工艺技术、市场规模、应用前景等。文章中着重介绍了通用性、特殊用途、用户定制DSP器件的性能、特点、技术参数，以及国外生产DSP产品的公司和DSP在国内的现状及今后的发展趋势。

EV推出新一代数字信号处理器DC-One

Electro-Voice的DC-One是一款2进／6出的数字信号处理器，用于扬声器的控制和优化。EV的数字处理器的动态范围大，可靠性高，DSP处理能力强。DC-One是在EVDSP技术积累上开发的新一代数字信号处理器。世界级的浮点处理能力确保现有EV扬声器的参数预设可以和未来的信号处理平台完全兼容，也允许在增加新功能后扩展DC-One的处理能力。

单片数字信号处理器的新进展

一、数字信号处理器发展概况数字信号处理是指对模拟信号作数字处理。在现今世界上,大量待处理的信息都是模拟变量,例如语音、运动目标等等,但现在的电子计算机却都是数字的,只能用来进行数字数值的计算或逻辑运算。因此,模拟信号在用计算机处理之前首先要经过模拟/数字(A/D)变换器,将它变为数字信号,处理完毕后,再用数字/模拟(D/A)变换器变回模拟信号。

EV推出新一代数字信号处理器DC-One

Electro-Voice的DC-One是一款2路进，6路出的数字信号处理器，用于扬声器的控制和优化。EV的数字处理器以出众的动态范围，传奇般的可靠性和强大的DSP处理能力著称。DC-One是在EVDSP技术积累上开发的新一代数字信号处理器，世界级的浮点处理能力确保现有EV扬声器的参数预设可以与未来的信号处理平台完全兼容，

基于浮点DSP的主从式多处理器在高速数据处理系统中的应用

介绍了一种基于浮点DSPTMS32 0C32的干涉型光纤陀螺仪 (IFOG)捷联惯性导航系统 ,它采用主从式多处理器系统结构、双口RAM并行数据传送模式和零等待状态接口电路 ,具有实时性能好、运算精度高的特点。详细介绍了该系统的具体实现方案。