32位浮点阵列乘法器的设计及算法比较

讨论了乘法器用于补码运算的几种算法。通过比较,发现改进型Booth算法是较为理想的算法。该算法在不考虑乘数和被乘数符号的情况下,都可以用统一的步骤来完成乘法运算,而且无需对乘积作任何修正,这极大地提高了乘法器的运算速度。结合改进型Booth算法,设计了一个高性能32位浮点阵列乘法器,它能在单个时钟周期内完成一次24位整数乘或32位浮点乘。该乘法器适于VLSI实现,已被应用于DSP芯片设计之中。

LSRISC 32位浮点阵列乘法器的设计

文章介绍 LS RISC中的 32位浮点乘法器的设计，它可用于完成定点 32位整数与序数的乘法操作和 IEEE754规定的单精度扩展浮点数据的乘法。

32位高性能浮点乘法器芯片设计研究

介绍了FFT(快速傅里叶变换)系统中32位高性能浮点乘法器的芯片设计。其中24位定点乘法部分采用两种不同的结构进行对比:经典的阵列式结构和改进Booth编码的树状4∶2列压缩结构,后者提高了乘法器的性能。整个设计采用Verilog HDL语言进行RTL(寄存器传输级)描述,并在QuartusⅡ平台下完成了FPGA(现场可编程门阵列)仿真验证,然后结合synopsys逻辑综合工具DesignCompiler以及TSMC 0.18μm CMOS工艺库完成了综合后仿真。最后,将综合后得出的网表送入后端设计工具Apollo进行了自动布局布线。本次设计采用流水线技术,系统时钟频率可达250 MHz。

43位浮点流水线乘法器的设计

提出一种浮点流水线乘法器IP芯核。该乘法器采用改进的三阶Booth算法减少部分积数目,提出了一种压缩器混用的Wallace树结构压缩阵列,并对关键路径中的5-2压缩器、4-2压缩器和64位CLA加法器进行了优化设计,有效降低了乘法器的延时和面积。经FPGA仿真验证表明,该乘法器运算能力比Altera公司近期提供的同类乘法器单元快15.4%。

用于专用DSP处理器的高速低功耗的IEEE32位浮点加法器

本文我们描述了一个符合 IEEE75 4单精度浮点标准的加法器。这个浮点加法器的设计基于 TSMC2 .5 V0 .2 5 μm CMOS工艺。它将用于 2 0 0 MHz的专用 DSP处理器。为了在高速运算的同时降低功耗 ,本文在采用了并行运算提高速度的同时 ,通过控制逻辑模块关闭不必要的运算模块的操作来减小整个电路功耗。另外 ,在电路设计中大量使用传输管逻辑 ,提高速度并降低整个电路的面积和功耗。加法器的运算时间是 3 .986

高速流水线浮点乘法器的设计研究

设计了一种新颖的、支持扩展单精度43位浮点数的流水线乘法器IP芯核。该设计采用了改进的三阶Booth算法,提出了混合树形结构压缩阵列和双乘法通道6级流水线结构。经FPGA硬仿真验证表明,该乘法器运算能力达到143.6MFLO/S,比Altera公司近期提供的同类乘法器单元快47%。该设计有效地提高了乘法器的整体性能。

一种双精度浮点乘法器的设计

设计了一个双精度浮点乘法器。该器件采用改进的BOOTH算法产生部分积,用阵列和树的混合结构实现对部分积的相加,同时,还采用了快速的四舍五入算法,以提高乘法器的性能。把设计的乘法器分为4级流水线,用FPGA进行了仿真验证,结果正确;并对FPGA实现的时序结果进行了分析。

一种多功能阵列乘法器的设计方法

为了实现不同数制的乘法共享硬件资源,提出了一种可以实现基于IEEE754标准的64位双精度浮点与32位单精度浮点、32位整数和16位定点的多功能阵列乘法器的设计方法。采用超前进位加法和流水线技术实现乘法器性能的提高。设计了与TMS320C6701乘法指令兼容的乘法单元,仿真结果验证了设计方案的正确性。

32位浮点RISC嵌入式微处理器LS-C编译程序寄存器分配实现

寄存器的合理利用是提高编译程序目标代码效率的关键因素。论文提出变量使用频度最低思想并详细阐述了其在32位浮点RISC嵌入式微处理器LS-C编译程序寄存器分配方案中的具体实现。

一款32位嵌入式CPU的定点加法器设计

根据一款32位嵌入式CPU的400MHz主频的要求,结合该CPU五级流水线结构,并借鉴各种算法成熟的加法器,提出了一种电路设计简单、速度快、功耗低、版图面积小的32位改进定点加法器的设计方案,为后续浮点加法器的设计提供了很好的铺垫。

带浮点单元的32位AVR微控制器(MCU)系列

爱特梅尔公司（Atmel Corporation）在德国慕尼黑Electronica 2010展会上宣布推出首个带有浮点单元（floating point unit，FPU）的32位AVR@微控制器（MCU）系列。新推出的AVR UC3C MCU系列瞄准工业控制应用，具有高处理能力、真正的5V运作、高速通信和先进的安全性与可靠性的独特组合，并且采用一系列小型和微型封装供货。

SHARC 2148x/47x:32位浮点DSP

ADI最新推出32位浮点数字信号处理器（DSP）SHARC2148x及SHARC2147x系列。高性能SHARC2148x及低功耗2147x处理器凭借集成高达5Mb的存储器，为各种应用提高了单芯片、浮点信号处理精度，并为便携式设备实现了高端系统功能。

爱特梅尔发布首个具有浮点单元的32位AVR微控制器系列

爱特梅尔公司（Atmel）在德国慕尼黑Electronica 2010展会上宣布推出首个带有浮点单元（FPU）的32位AVR微控制器（MCU）系列。新推出的AVRUC3CMCU系列瞄准工业控制应用，具有高处理能力、真正的5V运作、高速通信、先进的安全性与可靠性，并且采用一系列小型和微型封装供货。

具有浮点单元的32位AVR微控制器

AVR UC3 C系列产品是首个带有浮点单元（floating point unit,FPU）的32位AVR微控制器,主要面向工业控制应用,具有高处理能力、真正的5V运作、高速通信和先进的安全性与可靠性的独特组合,并且采用一系列小型和微型封装。

爱特梅尔为32位AVR UC3微控制器开发浮点单元技术

爱特梅尔公司（Atmel）宣布推出全新浮点单元（Floating Point Unit）技术，用于爱特梅尔32位AVRUC3产品系列。此新技术可使设计师在汽车和工业控制等应用中．采用一个爱特梅尔微控制器可以取代传统微控制器和数字信号处理器两芯片方案。

高性能、低功耗32位浮点数字信号处理器

高性能SHARC2148x及低功耗SHARC2147x系列处理器集成高达5Mb的存储器，为多种应用提供了单芯片、浮点信号处理精度，并为便携式设备实现了高端系统功能。SHARC2148x系列处理器比其他32位浮点DSP产品在性能上提高了33％（400MHz），SHARC2147x系列处理器功耗仅为363mw（典型值），比其他同类处理器降低达20％，并提供最高266MHz的性能。

德州仪器32位微处理器系列添新丁,浮点性能实现两倍提升

近日，德州仪器公司推出其最新做处理器产品C2834x Delfino，这款产品面向高端实时控制应用，包括伺服驱动器、风能发电、高级电力线监测及汽车雷达等。

高性能、低功耗32位浮点数字信号处理器

高性能SHARC2148x及低功耗SHARC2147x系列处理器集成高达5Mb的存储器，为多种应用提供了单芯片、浮点信号处理精度，并为便携式设备实现了高端系统功能。SHARC2148x系列处理器比其他32位浮点DSP产品在性能上提高了33％（400MHz），SHARC2147x系列处理器功耗仅为363mw（典型值），

一种快速的浮点乘法指令设计方法

为解决TEC-XP16教学机缺少浮点乘法指令的问题,基于TEC-XP16教学机,提出微程序控制器中32位浮点乘法指令的一种快速的设计方法。为解决人工方式将每条汇编指令转换成一条或多条微指令速度慢且容易出错等问题,提出一种能够根据汇编程序自动生成微程序的方法。为解决手工修改控制器ABEL语言源程序速度慢及容易出错等问题,提出一种能够自动修改控制器的ABEL语言源程序的方法。实验结果表明,所设计的32位浮点乘法指令的功能是正确的,平均只需要1.9 s就能根据汇编程序表自动生成微程序表,平均只需0.7 s就能根据微程序表等自动修改并生成控制器ABEL语言源程序,极大提高了浮点乘法指令的设计速度。该方法也可推广到其他复杂指令的设计上。

高性能浮点除法和开方的设计与实现

在基于现场可编程门阵列(FPGA)的设计中,低延时、高吞吐量、小面积是3个主要考虑因素。针对以上因素,提出不同基数SRT浮点除法和开方算法,设计基于Virtex-II pro FPGA的可变位宽浮点除法和开方的3种实现方案,包括小面积的迭代实现、低延时的阵列实现和高吞吐量的流水实现。实验结果表明,对于浮点除法和开方算法的流水实现,在综合面积符合要求的基础上,实现频率最高分别可达到180 MHz和200 MHz以上,证明了该实现方案的有效性。