32位稀疏树可逆逻辑加法器的Verilog设计

本文根据现提出基于量子计算可逆逻辑设计的基本原则,参考已有基本可逆逻辑门结构,完成4位串行加法器模块、4位选择器模块、进位产生与进位传播模块、基2点操作模块、进位输出模块等可逆逻辑模块的Verilog设计。提出一种基于基二稀疏树的改进型32位全加器结构,基于前述模块完成加法器设计,并通过功能验证。