一种基于SRAM密钥存储方案的低功耗AES加密解密器

本文设计了一款低功耗小面积的AES加密解密器。在使用ECB/CBC/CTR链接算法的条件下,采用了40x32 SRAM方案的密钥存储实现的密钥扩展模块、32bit数据路径实现的改进的AES轮变换结构,有效降低了AES加密解密器的整体面积和加密或解密过程中的动态功耗。在Synopsys平台的设计流程中,采用SMIC 55nm工艺库,50MHz的频率下,优化后的AES加密解密器的面积比未优化的AES降低了46.4%,加密运算时的功耗降低了42.4%,解密运算时的功耗降低了37.8%。