基于CRC与比特交织的LDPC码3D Flash差错控制方法研究

为解决3D Flash存储密度增大导致Flash整体误码率不断提高、数据可靠存储时间缩短的问题,提出一种基于循环冗余校验与比特交织的LDPC码3D Flash差错控制方法。该方法首先用CRC判决读取数据是否出错,若出错则实施LDPC纠错,避免浪费纠错资源。在数据读写过程中使用比特交织的方法改变3D TLC Flash逻辑页的比特信息存放顺序,降低3D Flash单一逻辑页误码率过高引起的不必要坏区发生概率。仿真结果表明,在3D TLC Flash信道下,LSB逻辑页的比特误码率下降约35.7%,Flash数据保留时间增加了30.9%。该差错控制方法可在3D TLC Flash控制器中实现,不仅可提高3D TLC Flash数据存储可靠性,还可延长3D TLC Flash数据可靠存储时间。

NAND闪存编程干扰错误研究

编程干扰错误是3D-TLC NAND闪存的主要错误之一,了解3D-TLC NAND闪存编程干扰错误模式是设计可靠方案的前提和基础。以实际的FPGA测试平台为基础对3D-TLC NAND闪存的编程干扰错误的出错模式进行了测试研究,分析发现:3D-TLC NAND闪存的编程干扰错误会使单元状态转移比例具有不平衡的关系;MSB页、CSB页和LSB页具有不平衡的比特错误比例和比特错误率分布。这些测试发现为设计可靠的方案提供了重要技术参考信息。