-
题名X-DSP浮点乘法器的设计与实现
被引量:1
- 1
-
-
作者
彭元喜
杨洪杰
谢刚
-
机构
国防科学技术大学计算机学院
-
出处
《计算机应用》
CSCD
北大核心
2010年第11期3121-3125,3133,共6页
-
基金
国家自然科学基金资助项目(60676010)
国家863计划项目(2007AA01Z108)
教育部长江学者和创新团队发展计划项目
-
文摘
为了满足高性能X-DSP浮点乘法器的性能、功耗、面积要求,研究分析了X型DSP总体结构和浮点乘法器指令特点,采用Booth2编码算法和4∶2压缩树形结构,使用4级流水线结构设计实现了一款高性能低功耗浮点乘法器。使用逻辑综合工具Design Compiler,采用第三方公司0.13μmCMOS工艺库,对所设计的乘法器进行了综合,其结果为工作频率500MHz,面积67529.36μm2,功耗22.3424mW。
-
关键词
4∶2压缩树
布斯算法
IEEE-754
浮点乘法器
数字信号处理器
-
Keywords
4∶2 compression tree
Booth algorithm
IEEE-754
floating-point multiplier
Digital Signal Processor (DSP)
-
分类号
TP301.6
[自动化与计算机技术—计算机系统结构]
TP342.2
[自动化与计算机技术—计算机系统结构]
-