基于共面波导的1/4波长SIR带通滤波器

提出了一种新型的基于共面波导(coplanar waveguide,CPW)的1/4波长阶跃阻抗谐振器(step impedanceresonator,SIR)的带通滤波器(bandpass filter,BPF)。该共面波导滤波器由4个1/4波长的阶跃阻抗谐振器组成,其中心频率是5.8GHz,该频段滤波器可用于采用正交频分复用技术(OFDM)的无线产品,最新型的电子标签等。同时做了理论和实物研究,电磁仿真和实测结果吻合,该滤波器的相对带宽为5.19%,带内最小的插入损耗是1dB,带外抑制在上下截止频率都低于-20dB,并且具有2个位置可调的传输零点。

基于1/4波长短路枝节的双通带微带带通滤波器设计

提出了一种基于1/4波长短路枝节阶梯阻抗谐振器(SESIR)的双通带微带带通滤波器的设计方法。首先,利用1/4波长SESIR产生两个通带,然后,利用J/K变换器把谐振腔合并在一起设计成微波滤波器,这里两个相邻的1/4波长SESIR通过一个带过孔枝节来连接耦合,此带过孔枝节不仅能使阶梯阻抗谐振器短路接地,而且可以作为一个K变换器。然后,用此方法设计了一种新型的二阶双通带切比雪夫带通滤波器,其中心频率点分别为2.45GHz和5.25GHz,相对带宽分别为11.67%和7%。实测结果与仿真结果吻合较好。

一种小型化宽阻带窄带通滤波器的研究

为实现滤波器设计小型化,降低带通滤波器的高次谐波干扰,结合传统的1/4波长谐振器结构,采用在谐振器微带线上添加开路线的方法,降低高次谐振频点处的插入损耗,消减谐波影响。相比于半波谐振器,1/4波长谐振器能有效地减小滤波器尺寸,此外开路线的添加除具有消减高次谐波作用,同时还能降低基频谐振点,促进设计小型化。通过仿真软件对该方案的验证及网络分析仪的实物测试表明,此方案具有良好效果,能广泛应用于窄带通滤波器小型化及谐波抑制。

基于CQ拓扑的三通带滤波器的设计

提出和设计了一个三通带带通滤波器,采用CQ拓扑和缺陷地结构,产生了8个传输零点,获得了高频率选择和带间隔离。半波长阶梯阻抗谐振器(SIR)设计为同时谐振在第1、2和3通带的公共谐振器,公共谐振器和分别谐振在第1、3通带的1/4波长谐振器(QWR)组合构成CQ拓扑结构。同时,阴刻在地表面的缺陷地结构提高了调节耦合系数的自由度,便于调节耦合系数来满足特定要求。设计、加工和测量了工作在2.4GHz、3.4GHz和5.5GHz的三通带滤波器,测试结果和仿真结果的一致性证明了提出的设计方法的可靠性。

结构参数对微波介质滤波器电性能的影响

利用Ansoft-HFSS仿真软件对微波介质滤波器进行建模及仿真,总结了结构参数对其电性能影响的变化规律,并提取了最优的器件结构参数。采用传统的电子陶瓷生产工艺制备样品,利用此规律指导器件的后期调试工作。结果表明,中心频率f0=2 493.0MHz,插入损耗IL=1.539dB,3dB带宽BW3dB=30.2MHz,带内波动小于0.1dB,在f0-125MHz外带外抑制Ls>45dB;在f0+125MHz外Ls>65dB,电压驻波比VSWR<1.2。测试结果与仿真结果吻合,验证了该规律的可行性和正确性。

1616MHz微波介质滤波器的设计及制作

提出了一种利用Ansoft-HFSS软件辅助设计微波介质带通滤波器的设计方法。通过公式初步计算出器件结构参数,再利用软件建立器件模型,仿真优化,最终提取准确的结构参数,并采用传统的电子陶瓷生产工艺制备样品。结果表明,样品的中心频率为1 616.7 MHz,3 dB带宽为23 MHz,插入损耗为1.48 dB,电压驻波比小于1.23,带内纹波小于0.1 dB。测试结果与仿真结果相吻合,验证了该设计方法的可行性和正确性。