20 GHz^40 GHz微波介质基板带状线法介电性能测试研究

文章对采用20~40 GHz微波介质基板带状线法测试介电常数、介质损耗、介电常数温度系数进行了探究,并将该方法与TE01δ测试腔法和介质谐振器法介电测试结果进行了比较,经研究表明,采用带状线法对于20~40 GHz介电常数结果与TE01δ测试腔法和介质谐振器法一致性较好,由于介电常数温度系数只与介电常数和温度有关系,所以对于20~40 GHz介电常数温度系数也可以采用该方法进行测试。对于介质损耗的测试,采用带状线法测试结果还存在一定的误差,通过提高Q值,优化系统,可能会进一步提高介质损耗测试的准确性。

毫米波40 GHz桌面无线传输信道链路损耗分析

根据不同的极化模式提出了一种基于距离的反射系数表示法,同时提出适合40 GHz桌面无线传输信道链路损耗的模型。研究比较了工作在典型的桌面材料的链路损耗结果,同时验证了对理论数据拟合得到平均链路损耗参数方法的有效性。比较了改进的40 GHz与60 GHz桌面环境下的链路损耗。结果表明,垂直极化模式和木制桌面材料环境下,用经验模型描述平均链路损耗时的吻合度较高。

一种用于18～40 GHz同轴窗的工艺改进与分析

螺旋线行波管的输入窗,一般功率量级比较小,同轴窗既能满足使用要求,而且与波导盒形窗相比,具有尺寸小、频带宽、容易获得良好的匹配特性的优点。本文利用CST设计的18~40GHz同轴窗在生产中由于在38GHz附近较易出现尖峰导致成品率较低,通过对生产实践的总结分析和CST的模拟仿真,对该窗的工艺结构和工艺生产过程进行了优化和改进,从而,大大提高了该同轴窗的成品率,其驻波也实现了全频带最优的效果。

一种40GHz低驻波高可靠射频连接器结构设计

提出了一种40GHz低驻波高可靠射频连接器的结构设计,总结了低驻波和高可靠接触设计技术难点,对技术难点进行分析并给出有效的解决措施。利用传输线理论分析并基于Ansoft HFSS和Ansys仿真软件验证了措施的可行性和有效性。插头设计为光孔结构,插座设计为开槽弹性结构,实现微波传输系统的阻抗匹配,可达到40GHz宽带传输应用。

基于UNI开关的40GHz注入锁模全光时钟提取实验

基于超快非线性干涉仪UNI开关具有超过40 Gbit/s的开关速度,提出一种在锁模环形腔内利用UNI开关进行时钟提取的新方案.按此方案进行实验,对40 Gbit/s伪随机信号进行时钟提取,得到了清晰稳定的时钟脉冲.与利用SOA的交叉增益调制注入锁模时钟提取方案相比,在此方案中注入到SOA的信号功率仅0.5 dBm,降低了7 dB左右,对SOA的运行更安全.

40GHz频段美国5G频率规划解析

5G商用在即,世界各国竞相开展频率规划研究工作,并取得了不同的进展。此前,美国已发布毫米波部分频段规划,并公布了详尽的规划研究报告;我国已就24.75-27.5GHz和37-42.5GHz等频段(或其中的一部分)可能用于5G进行公开征求意见。本文旨在分析美国40GHz频段频率规划,为我国该频段规划研究工作提供参考。

毫米波CQFN外壳地孔设计与优化

基于高温共烧陶瓷(HTCC)工艺,介绍了一款封装尺寸为7 mm×7 mm×1.2 mm的四侧无引线扁平陶瓷(CQFN)型外壳,以满足毫米波微波器件封装的小型化需求。就如何解决陶瓷外壳高频信号传输时电磁泄漏问题,利用仿真软件分别从信号传输的不同方向对屏蔽地孔作了设计与优化。通过仿真对比,对不同区域的地孔与电磁信号的屏蔽关系进行了论述和总结。结果显示,外壳传输端口可覆盖0.1 GHz~40 GHz的宽频率范围,其插入损耗≤0.65 dB,电压驻波比≤1.50。

平面对数螺旋线慢波结构的电磁仿真

采用平面对数螺旋线慢波结构可以有效减慢电磁波的相速,电子注的加速电压可低至百伏量级。利用仿真软件HFSS,对20～40GHz频段的平面对数螺旋线的色散、同步、损耗和传播特性及它们与结构尺寸的关系进行了仿真分析。结果表明,选择适当的慢波结构尺寸,得到的色散曲线较平缓;衰减较小,慢波结构中电磁波与电子流的作用效率比较高;具有较好的传播特性。

8GS/s-14bit RF-DAC中数字上变频器的ASIC实现

本文提出了一种内嵌于8GS/s-14bit RF-DAC中数字上变频器(DUC)的设计方案,该方案采用ASIC实现,能够得到采样频率达8 GHz的输出信号,并提供插值因子分别为2、4、8、16的上变频功能.基于CORDIC算法,提出16路时域交织的数控振荡器(NCO)结构,同时采用全半带滤波器(HB-FIR)折叠结构级联实现内插滤波器组.基于40 nm CMOS工艺,完成RTL级设计和GDSII版图设计,并将其内嵌于8 GS/s-14bit RF-DAC中完成混合SOC的电路设计与验证.测试结果显示,该设计可以在500 MHz的工作时钟频率下达到设计目标,数字部分的版图面积为2551*2580μm^2,仿真功耗约为1365.4 mW.在40 nm CMOS工艺下流片,流片测试结果显示该芯片设计能够完成预设目标,且在插值为16的模式下,测得芯片数字部分功耗为为1250 mW,符合设计预期.

基于GaAs基底的宽带大功率衰减器

衰减器是功率增益控制元件,运用于各种通信放大电路场景,对信号或者功率调节,以达到电路最优状态。在近几年科研人员共同努力下,MMIC技术已在各个方面有了突破,目前研究方向已往宽带、大功率等方向进发。本文涉及到的衰减器在实现国产化替代的同时,提供了大功率以及超宽带时的参考设计与具体流片。其裸片大小为1.2 ×1.0 mm,可满足QFN中2 ×2 mm的封装,衰减量为5 dB,频带范围DC-40GHz,功率承受力可达2 W。

Pasternack推出频率范围为30MHz^40GHz宽带低噪声放大器

美国Pasternack公司推出了全新的超宽带毫米波低噪声放大器产品线,新产品现已备货在库并可在当天发货。此类新型高频低噪声放大器(LNA)具有在全频段范围内典型值为2.5~3dB的极低噪声指数,从而使其极为适用于电子对抗、仪器仪表、光纤通信系统、军事通信、雷达、卫星通信、点对点无线链路、电信及研发等应用中。

40 Gb/s信号全光3R再生实验

提出一种新型40 Gb/s全光3R再生器方案。采用高精细度法布里-珀罗滤波器进行时钟提取。时钟提取前,通过高稳定光源对输入信号光波长变换实现信号光波长和法布里-珀罗滤波器梳状窗口对准;时钟提取后,接半导体光放大器(SOA)进一步消除时钟信号噪声。全光判决中,采用双半导体光放大器串联增大非线性性能,提高了判决门的响应速度。判决输出接窄带滤波器去除脉冲啁啾拖尾,减小码型效应。实验中,恶化40 Gb/s光脉冲信号通过全光3R再生器可以得到再生脉冲。输入恶化信号时间抖动大于5 ps,脉冲宽度大于16 ps,再生得到的信号时间抖动小于1.5 ps。再生信号相对于输入信噪比改善14 dB。连续稳定工作记录大于15 h。通过实验验证,这种全光3R再生器方案成功地实现了40 Gb/s信号的再生。