01005型MLCC关键制备工艺研究

为了提高01005型多层陶瓷电容器(MLCC)的切割合格率,对丝印、叠层等关键制备工艺进行了研究。通过试验发现:要获得良好的超小尺寸内电极印刷质量,有必要采用高目数的丝网,还可以适当地缩减电极图案区域以减少电极图案变形。采用具有辅助图案的丝网在介质膜片上印刷内电极,叠层后内电极对位可以满足精度要求。层压需要选择合适的压力和升压速率,防止膜坯巴块发生内部滑移和变形。上述关键工艺的优化为提高01005型MLCC的切割合格率提供了良好的前提条件。

1G比特内嵌自检自修复DDR3 DRAM存储器芯片设计

芯片采用45nm叠层电容工艺技术,采用旋转分区的对称存储体(BANK)芯片架构。内嵌自检测修复(ECC)电路设计可以用来检测和纠正出错的数据以提高阵列保持时间。芯片采用高可靠高性能单元阵列设计、高速输入输出接口电路设计等技术,设计开发高可靠、低功耗的兼容国际JEDEC-DDR3标准的1G比特DRAM芯片。