一种可重构的处理器架构

本文介绍了一种可重构数字信号处理器架构。该处理器基于VLIW+SIMD结构,以粗粒度的运算宏作为可重构部件,采用静态重构的方式实现架构的重组,可实现1~4个逻辑核,每个逻辑核可集成1~16个运算宏。