期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
55nm双大马士革结构中电镀铜添加剂的研究 被引量:5
1
作者 曾绍海 林宏 +1 位作者 陈张发 李铭 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2018年第4期504-508,516,共6页
本文研究了电镀铜过程中添加剂对55nm技术代双大马士革结构的影响,为集成电路制造生产线提供有力的数据支持.在12英寸电镀设备上,对不同添加剂配比所电镀的铜膜,分别进行了光片上的基本工艺性能、图形片上的填充性能、55nm技术代的铜互... 本文研究了电镀铜过程中添加剂对55nm技术代双大马士革结构的影响,为集成电路制造生产线提供有力的数据支持.在12英寸电镀设备上,对不同添加剂配比所电镀的铜膜,分别进行了光片上的基本工艺性能、图形片上的填充性能、55nm技术代的铜互连工艺上的电学性能和可靠性的验证评估.通过对各种性能指标的考核,提出了针对该电镀液及添加剂的改进方案并优化电镀工艺菜单.最终确立其适用于芯片铜互连电镀工艺的工程应用窗口,使该产品满足集成电路制造生产线的要求. 展开更多
关键词 电镀液 添加剂 双大马士革 55nm技术代 铜互连
下载PDF
55nm工艺下SoC漏电功耗优化方法研究 被引量:1
2
作者 李麟 《微电子学与计算机》 CSCD 北大核心 2014年第7期58-60,64,共4页
随着工艺节点快速演进到深亚微米,芯片设计的复杂度大幅增加,高性能低功耗的构架逐渐成为主流设计要求.尤其是工艺发展到65nm及以下时,漏电功耗开始极速增大,在高性能要求不变的同时,要兼顾低功耗需求,这对芯片设计人员是个巨大的挑战.... 随着工艺节点快速演进到深亚微米,芯片设计的复杂度大幅增加,高性能低功耗的构架逐渐成为主流设计要求.尤其是工艺发展到65nm及以下时,漏电功耗开始极速增大,在高性能要求不变的同时,要兼顾低功耗需求,这对芯片设计人员是个巨大的挑战.以55nm工艺的SoC设计为例,通过多阈值电压优化漏电功耗的方法,在芯片物理设计阶段,对设计的漏电功耗进行优化,使得设计性能和功耗满足需求. 展开更多
关键词 低功耗设计 多阈值 55nm工艺 布局布线 片上系统 物理设计
下载PDF
基于55nm CMOS工艺的通带可控和增益可调的有源RC低通滤波器
3
作者 邹浩 耿建强 杨定坤 《集成电路应用》 2021年第5期6-9,共4页
提出了一种低电压、低功耗的有源RC低通滤波器,该滤波器是由Biquad二阶RC滤波器与单极点滤波器构成的三阶巴特沃斯有源RC滤波器;滤波器采用55nm CMOS工艺,在电源电压为1.2V下的功耗为2mW,带内波纹系数小于0.3dB;通过数字模块控制可实现2... 提出了一种低电压、低功耗的有源RC低通滤波器,该滤波器是由Biquad二阶RC滤波器与单极点滤波器构成的三阶巴特沃斯有源RC滤波器;滤波器采用55nm CMOS工艺,在电源电压为1.2V下的功耗为2mW,带内波纹系数小于0.3dB;通过数字模块控制可实现2.28MHz、4.56MHz和28MHz三种通带的自由切换和0~24dB灵活可控的增益范围;该滤波器在芯片中的所占面积仅为0.23mm^(2),能更好地满足数模集成芯片多功能、小型化的需求。 展开更多
关键词 有源RC 低通滤波器 低功耗 低电压 55nm CMOS
下载PDF
基于55nm平台的DDR存储器高速I/O电路的设计研究
4
作者 张亦锋 刘雯 《集成电路应用》 2017年第8期20-24,共5页
基于55 nm平台,自主设计DDR存储器的高速I/O电路,设计符合ONFI 3.2协议,满足DDR2的设计参数,且兼容SDR和DDR1。本设计的仿真验证结果,符合高速I/O设计应用要求。高速设计的难点在于,在设计之初就要考虑到差分信号的匹配及寄生参数影响... 基于55 nm平台,自主设计DDR存储器的高速I/O电路,设计符合ONFI 3.2协议,满足DDR2的设计参数,且兼容SDR和DDR1。本设计的仿真验证结果,符合高速I/O设计应用要求。高速设计的难点在于,在设计之初就要考虑到差分信号的匹配及寄生参数影响的消除,设计经过电路和版图的反复研究修改,最终成功实现设计目标,能够满足高速DDR存储器的I/O接口支持。 展开更多
关键词 半导体存储器 DDR 55nm 高速I/O
下载PDF
ArF浸没式光刻在55nm逻辑器件制造中的优势(英文)
5
作者 Takayuki Uchiyama Takao Tamura +4 位作者 Kazuyuki Yoshimochi Paul Graupner Hans Bakker Eelco van Setten Kenji Morisaki 《电子工业专用设备》 2007年第11期8-15,共8页
通过比较干法和浸没光刻技术在超越焦深(DOF)提高方面的一些主要特点,举例说明了采用浸没式光刻技术的许多优势。浸没式光刻技术同干法光刻技术比较起来改善了关键尺寸一致性(CDU)又避开了必需而强硬的分辨率提高技术(RET)。因此利用浸... 通过比较干法和浸没光刻技术在超越焦深(DOF)提高方面的一些主要特点,举例说明了采用浸没式光刻技术的许多优势。浸没式光刻技术同干法光刻技术比较起来改善了关键尺寸一致性(CDU)又避开了必需而强硬的分辨率提高技术(RET)。因此利用浸没式光刻技术能够有效地减少光学邻近校正(OPC)的麻烦。就成像技术而言,我们研究了光刻技术对畸变的敏感性和浸没式光刻技术光源光谱带宽对强光相对曝光量对数E95波动性能的优势。去年已经见证了被认为对浸没光刻技术在批量生产中主要难题的套刻精度、缺陷控制和焦平面精度方面有效的改进。如今55nm逻辑器件的生产制造技术要求的挑战已经得到了满足。浸没光刻技术的成就包括抗蚀剂圆片内10nm套刻精度和圆片间20nm的套刻精度,每一圆片上低于10个缺陷以及在整个圆片上40nm以内的焦平面误差。我们形成了一个顶涂层抗蚀剂工艺。总之,浸没光刻技术是55nm节点逻辑器件最有希望的制造生产技术,它可提供与干法ArF光刻技术在CDU控制、套刻性能和焦平面精度方面等效的解决方案,缺陷程度没有增加。NEC电子公司今年采用浸没光刻技术完成了55nm逻辑器件"UX7LS"的开发和试生产并形成这种UX7LS的批量生产光刻技术。 展开更多
关键词 浸没式光刻 55纳米逻辑器件 成像 套刻 关键尺寸一致性
下载PDF
本土企业合力推动,中兴通讯诞生NB-IoT芯片 被引量:1
6
作者 迎九 《电子产品世界》 2017年第11期26-27,25,共3页
中兴通讯公司近日发布了其首款NB-IoT芯片:Rose Finch7100,多家本土公司参与了合作,例如制造采用了中芯国际的55nm极低功耗工艺55IILL RVt,成都锐成芯微公司提供了低功耗模拟技术,杭州中天微系统公司提供了CK802高安全、低功耗的CPU内核... 中兴通讯公司近日发布了其首款NB-IoT芯片:Rose Finch7100,多家本土公司参与了合作,例如制造采用了中芯国际的55nm极低功耗工艺55IILL RVt,成都锐成芯微公司提供了低功耗模拟技术,杭州中天微系统公司提供了CK802高安全、低功耗的CPU内核,各家代表介绍了打造这款超低功耗、高安全芯片的合作过程及产品特点。 展开更多
关键词 NB-IoT 超低功耗 2μA 55nm 安全
下载PDF
带温度补偿的Ka波段CMOS堆叠功率放大器设计 被引量:1
7
作者 魏世哲 邬海峰 张明哲 《电波科学学报》 EI CSCD 北大核心 2020年第5期715-720,共6页
介绍了一款基于55 nm CMOS工艺,带温度补偿电路的Ka波段堆叠高效功率放大器(power amplifier,PA).采用了一种新型的针对晶体管堆叠结构的温度补偿电路,该补偿电路由两个二极管和四个电阻组成,结构简单,易于实现.通过调整堆叠放大器各个... 介绍了一款基于55 nm CMOS工艺,带温度补偿电路的Ka波段堆叠高效功率放大器(power amplifier,PA).采用了一种新型的针对晶体管堆叠结构的温度补偿电路,该补偿电路由两个二极管和四个电阻组成,结构简单,易于实现.通过调整堆叠放大器各个栅极偏置电路中的电压,使得PA随温度变化的增益和输出功率得到有效补偿,增强了电路的可靠性和热稳定性.基于Agilent ADS软件的版图仿真结果显示:电路的最大输出功率为20.1 dBm,频带内功率附加效率(power additional efficiency,PAE)为20%~30%,大信号功率-1 dB带宽为15 GHz(46%).在-40℃到125℃的温度范围内,采用新型温补偏置电路与传统偏置电路相比,小信号增益的温度波动从2.2 dB改善到0.1 dB,显著提高了功放的热稳定性,证明了所提出的温度补偿电路对于在宽温度范围内校正功率放大器增益变化的有效性. 展开更多
关键词 功率放大器(PA) 堆叠 温度补偿 宽带 55 nm CMOS
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部