-
题名万兆以太网中64B/66B编解码的硬件实现方法
被引量:2
- 1
-
-
作者
周晴伦
王勇
-
机构
桂林电子工业学院
-
出处
《光通信技术》
CSCD
北大核心
2006年第2期21-23,共3页
-
基金
广西自然科学基金项目(桂科自0575094)资助
广西教育厅基金项目资助。
-
文摘
研究万兆以太网中的64B/66B的编解码规则及其内在的特性,提出了一种基于查找表和逻辑运算相结合的64B/66B编解码实现方法,具有使用资源少、编解码速度快、可靠性强等特点。该方法使用硬件描述语言VerilogHDL来实现64B/66B编解码的描述,通过Xilinx的FPGA器件进行仿真和综合,实现了具体的硬件电路,并且下载验证了该设计方法的有效性和可行性。不同速率的高速64B/66B编解码模块或芯片的设计可以采用该方法来实现。
-
关键词
万兆以太网
64b/66b码
编码
解码
-
分类号
TN929.11
[电子电信—通信与信息系统]
-
-
题名万兆以太网物理层解码电路设计
被引量:1
- 2
-
-
作者
费瑞霞
朱恩
赵文虎
王志功
-
机构
东南大学射频与光电集成电路研究所
-
出处
《南京师范大学学报(工程技术版)》
CAS
2003年第4期75-78,共4页
-
基金
国家"八六三"计划项目 (2 0 0 1AA12 10 74)资助
-
文摘
采用 0 18umCMOS工艺设计了万兆以太网 10GBASE R标准的物理层电路芯片 .该芯片接收 16路 64 4 5 3Mb/s的并行数据 ,输出 72路 15 6 2 5Mb/s的并行数据 .电路采用并行处理方式 .
-
关键词
64b/66b码
解码
并行处理方法
解扰器
同步
-
Keywords
synchronize,64b/66b decode, parallel, descrambler
-
分类号
TN722.7
[电子电信—电路与系统]
-