面向FT-M6678的对称矩阵特征值求解算法实现与优化

目前国产自主可控FT-M6678平台上没有对称矩阵特征值求解相关的实现,且平台上现有数学计算库不能很好地满足类似问题求解的需求。面向国产FT-M6678处理器,对对称矩阵特征值求解(SYEV)算法进行实现与优化,完善FT-M6678平台的线性代数计算库。通过对SYEV算法的实现过程以及运行热点的分析,基于FT-M6678平台进行编译优化、访存优化以及向量并行化优化,其中:编译优化是根据不同的编译选项指导编译器对程序优化以达到加速效果;访存优化包括缓存优化以及数据段与程序段的分配优化,用于提高矩阵数据的访存效率;向量并行化优化包括循环展开以及适配FT-M6678平台的单指令多数据流(SIMD)指令并行优化,用于提升程序的计算效率。在FT-M6678平台上对所实现并优化的算法进行正确性验证与优化性能分析,结果表明,算法能够正确通过LAPACK官方测试集测试,并且在FT-M6678平台上的加速效果可达到58.346倍,对比TMS320C6678平台速度可提升2.053倍。

基于FT6678_BIOS和网络通信的雷达信号处理系统设计

本文面向雷达信号数据处理系统应用需求,基于国产银河飞腾M6678DSP芯片及其SYS/BIOS实时操作系统和网络通信机制,并结合多线程并发调度和低耦合分层架构设计,给出了SYS/BIOS操作系统下的实时雷达信号处理系统设计。与传统使用while循环和中断实现复杂系统的方法相比,本文实现的雷达信号处理系统具有调试方便,实时性高,开发时间少,以及兼容性、继承性和可移植性较好,具有一定的工程价值。

M6678 DSP的两种备份启动方案设计

随着搭载DSP的系统多样化,因DSP启动失败导致无法正常工作已成为一个重要问题。为了提高DSP系统的可靠性和可维护性,结合飞腾M6678 DSP硬件特征,根据DSP的启动原理设计了两种备份启动方案。一种基于SPI NOR FLASH及EMIF NOR FLASH结合的方式,通过外部控制器在线切换DSP启动模式,实现DSP从SPI NOR FLASH或EMIF NOR FLASH的程序启动。另一种基于单片SPI NOR FLASH三次引导加载实现备份启动的方式,将UBOOT程序、应用程序和备份应用程序分别存储在SPI NOR FLASH的三段空间,DSP上电后通过RBL程序加载SPI NOR FLASH首段空间中的UBOOT程序,UBOOT运行后,根据外部信号完成不同FLASH地址的应用程序加载。测试结果表明,两种方案均能实现DSP备份启动的功能,提高了系统的可靠性,对比两种方式,单片SPI NOR FLASH方式具有更好的收益。

TMS320C6678多核DSP的核间通信方法

嵌入式应用中采用多处理系统所面临的主要难题是多处理器内核之间的通信。对Key-Stone架构TMS320C6678处理器的多核间通信机制进行研究,利用处理器间中断和核间通信寄存器,设计并实现了多核之间的通信。从系统的角度出发,设计与仿真了两种多核通信拓扑结构,并分析对比了性能。对设计多核DSP处理器的核间通信有一定的指导价值。

基于TMS320C6678三维成像声纳信号处理算法的设计与实现

针对三维成像声纳在实际应用当中实时性的需求,在分析三维成像声纳波束形成算法原理和TMS320C6678多核任务并行处理的基础上,设计了基于TMS320C6678处理芯片的三维成像声纳二维波束形成算法的并行实现方法。该方法不仅能有效地完成二维波束形成,还能减少波束形成的计算量,满足系统的实时性需求。实验表明:该方法有效、可靠地完成了2304通道的二维波束形成,角度分辨率优于1°,满足实际系统实时性要求。

基于TMS320C6678多核处理器体系结构的研究

为充分挖掘多核DSP性能,从计算机系统结构的角度出发,结合对TI的TMS320C6678的认识,开展了对多核DSP体系结构的研究.在C6678单核结构的基础上,分析了片内互联网络,共享存储结构及核间通信技术,并采用相关算法验证多核DSP的性能,最后提出了多核DSP的发展方向.

基于TMS320C6678的背景更新算法的改进与实现

利用混合高斯模型描述序列图像背景是地面复杂背景下红外搜索跟踪系统中的关键技术。针对背景更新算法的收敛性和估计准确性的问题,提出了一种自适应混合高斯模型的背景更新框架。该背景更新框架通过建立混合模型迭代过程中学习因子与时间、模型状态的关系并且自适应选择混合模型中高斯分布的个数,有效地提高了背景估计的精确程度和算法的收敛速度。通过真实序列图像详细分析本文背景更新框架性能,同时研究设计了基于TMS320C6678DSP芯片的背景更新图像处理系统,实现了视频的传输、处理等系列功能,并与其他算法作比较,从数据分析和实验结果等方面表明本文算法的优越性。

基于TMS320C6678的多核DSP上电加载技术

对于多核DSP应用技术来说,BootLoad技术是一个关键点,也是应用难点之一。针对8核高性能DSP——TMS320C6678的根配置问题进行了研究,包括上电加载过程,单核和多核的emif NOR-FLASH存储器的映像文件的产生,二级加载器的编写和FLASH编程器的构成等。其中,关键是在多核映像文件中,将辅助核的入口地址作为特殊数据来处理,使其他核触发更容易,这也是其他文献未涉及的。该项技术已经用在某图像处理系统中。

基于TMS320C6678的语种识别并行算法设计与实现

针对语种识别在实际应用中的实时性需求,在分析语种识别算法原理和多核DSP任务并行的基础上,设计了一种基于TMS320C6678的语种识别算法并行实现方法。该方法实现了任务级并行流水和核间高效通信。实验结果表明,该方法可靠、有效,并且使该系统至少能够完成132路的实时识别任务。

基于TMS320C6678的多核DSP加载模式研究

德州仪器TI推出的八核DSP芯片TMS320C6678是目前基于Keystone架构的最高性能的DSP器件,是市场上应用广泛的C6455高端处理平台升级的理想选择。本文主要研究了C6678 DSP程序的各种单核加载和多核加载的几种模式,主要用到多核boot技术,对EMIF16 FLASH boot引导模式、主机(PCIe接口)引导模式、I2C引导模式、SRIO引导模式、网络引导boot引导模式的方法做了研究,对TI的高性能多核架构DSP芯片的程序加载提供了有效的参考帮助。

一种基于TMS320C6678的JPEG编码算法并行实现方法

针对数字视频总线在装备应用中的实时性需求,在分析JPEG编码原理和多核DSP任务并行的基础上,提出了一种基于TMS320C6678的JPEG编码算法并行实现方法,该方法实现了任务级并行流水和核间高效通信。实验结果表明,该方法是可行、有效的,并且基于TMS320C6678的JPEG编码系统的实时处理能力有很大提升。

基于EMIF16模块的TMS320C6678与FPGA接口设计与实现

TMS320C6678是TI公司的一款高性能的基于Key Stone架构的超长指令字(VLIW)芯片,片内有8个内核,外设丰富的高速接口。为充分应用TMS320C6678的运算能力,扩展其引脚资源,丰富其与外部接口之间的通信方法,针对其EMIF16高速模块的特点,通过对FPGA的硬件编程设计,使EMIF16通过FPGA实现与外部设备的通信,为多核DSP接口的开发使用提供借鉴。

基于TMS320C6678的多核Bootloader设计与实现

针对TMS320C6678多核处理器的特性,提出一种基于多核Bootloader的设计方法。阐述了TMS320C6678 Bootloader的原理和工作机制,并给出一种多核用户程序镜像文件的生成方法,实现了TMS320C6678的多核程序加载以及上电自启动。经验证,TMS320C6678在该设计方法下能够稳定运行。

多核DSP芯片C6678引导过程的研究与实现

多核数字信号处理(DSP)芯片给信号处理能力带来了质的提升,TI公司推出的TMS320C6678是一款具有代表性的高性能多核DSP芯片。引导技术是DSP应用的关键技术之一。C6678有着丰富的外设接口,可选择多种引导设备,同时由于多核的存在,引导过程变得更为复杂。文中对C6678的引导方式进行了透彻的研究,介绍了C6678多核引导过程的具体实现步骤,对C6678引导程序的开发提供了实际的方法和经验。

H.265视频编码器在TMS320C6678上的优化实现

H.265是新一代视频编码标准,与第二代视频标准AVS和H.264相比可提升1倍的编码效率,但其复杂度也随之提升了4倍以上,给H.265的DSP嵌入式实时实现带来挑战。文中为实现DSP实时视频编码,通过对H.265视频编码算法复杂度进行分析,并基于TI公司的TMS320C6678 DSP芯片,从使用快速算法、针对芯片特点进行结构优化和使用汇编加速指令及重新安排指令流水线三个层次进行优化实现。实现结果表明,所提出的优化方法可以获得25倍的视频编码速度的提升,实现了D1分辨率视频的H.265实时编码处理。该方法可进一步扩展获得更高的编码速度的提升。

TMS320C6678多核DSP的加载配置和实现方法

程序代码正确的固化加载运行是多核DSP应用的前提和基础。简要介绍了DSP的加载器和加载过程,阐述了多核处理器件的加载配置管理方法。以TI公司的多核DSP TMS320C6678为例,介绍了多核DSP的加载模式和流程,详细阐述了EMIF16的Nor FLASH加载实现方法,可以实现多核DSP软件的正确、可靠加载运行。

基于TMS320C6678的雷达信号处理机设计

首先了介绍了基于高速串行总线的信号处理机的系统组成,描述了TI公司推出的最新一款8核的DSP-TMS320C6678,分析了VPX应用在信号处理平台上的突出优点。其次,重点介绍了集成4片TMS320C6678的6U通用信号处理板硬件设计,分析了其信号处理和数据传输带宽等性能。最后,通过实例分析了信号处理机在雷达系统中的应用。

基于TMS320C6678的SRIO接口设计

针对如何在DSP+FPGA架构的信号处理平台实现片间大量数据实时、高速传输的问题,文中提出了基于TMC320C6678的SRIO(Serial Rapid IO)接口设计。通过在DSP上配置丰富的SRIO参数接口,在无需停止SRIO的情况下,实现DSP与FPGA间任意长度、大小的数据传输。通过实际工程验证,该设计有效实现了DSP与FPGA片间大量数据实时、高效、灵活的传输。

TI6678多核DSP以太网接口的设计与实现

DSP的以太网接口在信号处理设计中应用的越来越广泛。介绍了TI6678多核DSP以太网控制器的内部结构和工作原理,给出了DSP以太网接口的硬件电路设计方案和软件开发流程。结合应用需求,介绍了基于以太网远程加载的应用实例,为TMS320C6000系列DSP的以太网接口设计提供了参考。

TMS320C6678的LPI雷达信号检测模型设计

本文围绕低截获概率雷达信号处理的特点和实时性的要求,设计了基于FPGA和DSP传统组合模式的LPI雷达信号检测处理平台。在一款基于Keystone构架的多核DSP处理板上,创新性地运用并行关联流水线体系结构和多层任务调度分配信号处理机制,构建了针对LPI雷达信号从预处理到检测结果输出的一整套信号处理模型。经过仿真实验验证,该信号处理模型适合在低信噪比条件下对LPI雷达信号进行检测,且系统资源分配合理占用逻辑资源少,具有实时检测LPI雷达信号的潜力。