基于高精度模拟数字转换器的输出异码判别方法

随着模拟数字转换器(ADC)静态参数测试技术越来越成熟,硅成本呈下降趋势,ADC测试成本逐步上升,导致ADC的静态参数测试也将更具挑战性。在ADC静态参数测试中输入刺激是影响测量结果精度的决定因素。因此针对如何更好地获取有效输入刺激,该文提出一种基于高精度ADC对比检验法。通过获取高精度ADC和待测ADC的输入刺激的输出差值,根据差值服分布确定异常数字码范围,判别无效输出码并去除相应输入刺激计算出待测ADC静态参数。最后应用到实际电路器件中,验证判别方法的有效性。

Σ-Δ模拟/数字转换器综述

Σ-ΔA/D转换器是利用速度换取精度的高精度模拟/数字转换器。文章分析了Σ-ΔA/D转换器的产生、组成和优势,重点介绍了Σ-Δ调制器结构及其性能指标,简要介绍了数字抽取滤波器。对Σ-ΔA/D转换器国内外发展状况进行了全面的分析。在此基础上,论述了Σ-ΔA/D转换器未来的发展趋势。

高速ADC(模拟数字转换器)结构设计技术

系统分析了当前主流的FLASHADC、折叠式ADC、流水线ADC等各种高速ADC的结构,比较各种结构之间的优缺点,阐述了高速ADC结构的发展趋势。

流水线模拟数字转换器的权重误差校准

为校准流水线模拟数字转换器(ADC)中电容失配和由运算放大器的有限开环增益引起的级间增益误差,提出了一种新的基于权重的后台校准技术。该技术将流水线ADC中存在的上述误差统一归结为各级权重的偏差,建立了一个基于权重的ADC误差模型,并利用后级的数字输出来校准前级的误差。该技术在ADC末尾增加了额外的两个子级,这两个子级仅在校准过程中使用,从而使得ADC正常的模数转换过程不被中断,校准进程在后台执行。由于在校准期间和正常工作期间所有可能出现的信号路径的前7级均被校准,故进一步减小了误差,提高了精度。应用该技术实现了一个14bit,80 MS/s的流水线ADC,该芯片采用Chartered 0.18μm,1p6mCMOS工艺设计,总功耗为260mW,芯片面积为7.161mm2。实验结果显示:本文提出的校准技术可以提高ADC的精度,改善ADC的动态和静态性能。

数字模拟转换器阶梯波量子误差补偿

数字模拟转换器产生阶梯波中的基波分量用于精密测量时，量化误差是一个重要的影响因素。在理想转换的基础上，分析了这种影响，进而提出了量子误差的补偿方法，并以实验结果验证补偿的可能性及其效果。最后讨论了数字模拟转换器产生阶梯波量化误差的性质。

基于BiCMOS技术的高速数字/模拟转换器

基于BiCMOS技术,进行了高速数字/模拟转换器研究.以并行输入类型,电流工作模式的16位D/A转换器为载体,进行了电路设计、工艺制作和测试.在±5.0V工作电压下,测试得到转换速率≥30MSPS,建立时间为50ns,增益误差为±8%FSR,积分非线性误差为1/2 LSB,功耗为500mW.

便携式测量应用中的低价模拟/数字转换器

介绍ＴＣ５１４低价、高精度双斜积分式模拟／数字转换器的工作原理、性能和应用。

模拟/数字转换器的动态性能参数处理

文章介绍了一种针对模拟/数字转换器(ADC)的动态性能参数设计的灵活易用的分析程序。该程序基于使用FFT算法的谱分析测试方法,并通过设计一个交互性能良好、功能丰富的用户图形界面(GUI),使用户可以方便地分析4～20位分辨率的ADC的量化结果,并给出多种动态性能参数的分析值,便于设计者和使用者评估ADC的性能。

模拟数字转换器AD574总剂量和单粒子翻转的协合效应

以美国亚德诺半导体技术有限公司bipolar/I2L工艺的1^(2)位模拟数字转换器AD574为研究对象,在^(60)Coγ辐照条件下累积400 Gy(Si)的电离剂量(Totalionizingdose,TID),对累积总剂量前后的样品进行激光单粒子翻转(Single-event upset,SEU)试验,获得了0 V、1 V、2.5 V输入信号条件下的输出码值翻转。结果显示:累积400 Gy(Si)电离剂量后,AD574输出码值的翻转向中心码值右侧偏移,同时造成翻转次数的改变。本文初步分析了AD574的TID-SEU协合效应作用机制,认为该现象与模拟/数字转换器内部比较器单粒子瞬态的敏感性有关。累积总剂量后,比较器单粒子瞬态的幅值和宽度显著增大,会导致AD574输出码值翻转分布及次数的变化。该TID-SEU协合效应研究对宇航元器件的抗辐射加固保障提供了有益参考。

一种12位高速低失真数字/模拟转换器的设计

介绍了一种12位高速、低失真数字/模拟转换器(DAC)的设计原理及其电路结构;着重阐述了去毛刺技术及其应用。采用2μm等平面隔离互补双极工艺模型参数进行了Cadence仿真。结果表明,该12位DAC在高达60MHz数据更新率下具有低于100pV·s的毛刺脉冲面积。

并行模拟数字转换器系统设计与实现

介绍了一种并行模拟数字转换器系统的设计与实现,该系统采用4片A/D并行交替采样,采样速率可达200MHz,分辨率可达到12bit。给出了方案构成的硬件系统设计,并详细阐述了各硬件系统平台的具体构成。针对通道失配问题,在FPGA内部实现了通道失配误差的测量。该系统的实现对超高速并行采样技术的研究具有一定的指导意义,且该平台的构建在工程应用上具有一定的通用性。

CJ40型精梳机模拟数字转换器的改造

我公司有CJ40型精梳机12台,已经运行10年多,很多元器件老化,出现频繁报警停车现象,需要工艺人员重新标定上下限,已严重影响正常生产。CJ40型精梳机共有10处出棉口的拥条、断条故障检测,依靠模拟量传感器分别检测各处小压辊、胶辊位移传输到模拟数字转换器(A/D转换器),将模拟量信号转换为数字量,再与设定限值比较,通过编码脉冲通知精梳机PLC故障位置和原因,对相应故障进行停机处理,通过人机界面显示出来。由于模拟量传感器本身会随环境温度变化产生一定量的模拟值偏移,加之小压辊的跳动也会发生偏移,使得精梳机经常出现无故报警停车。原A/D转换器是一体式单片机,安装在配电箱内,每次调整需要打开配电箱,操作很不安全。

如何为高性能信号路径挑选放大器、模拟，数字转换器及时钟电路

新一代的通信及测量系统必须采用最新的高性能处理器及数字信号处理器-才可充分利用最新的信号处理技术，但这样会令系统设计变得更为复杂，加上系统对速度及分辨度的要求越来越高，因此高性能模拟／数字转换器也就应运而生，而且系统也必须加设模拟前端电路以作配合。对于许多系统来说，模拟前端电路是阻碍系统性能无法进一步提升的瓶颈。正因如此，医疗用的超声波扫瞄系统、雷达探测系统、射频识别系统、视频图像处理系统等电子设备必须采用高性能的模拟前端电路。

一个高精度、低成本10位数字模拟转换器的设计与实现

随着集成技术的日益发展,高精度的数字模拟信号转换器模块(DAC)已经是许多芯片中不可或缺的模块。影响数模转换精度关键的因素之一是电阻的匹配程度。本文详细地描述和实现了一个采用UMC0.35μm工艺的高精度、低成本的10位DAC的设计电路,该电路对电阻匹配系数要求与7位DAC的要求相同,对工艺、版图精度的要求降低了8倍,在相同精度要求下有效减小了版图面积,降低了设计难度和生产成本。最后在版图上采用新颖的排列方式,进一步降低了温度等因素的影响。本文设计的DAC的精度为DNL范围在-0.2～+0.2,INL范围在-0.6～+0.6。该模块已经成功应用在某些驱动芯片中。

模拟数字转换器的基本原理

我们处在一个数字时代,而我们的视觉、听觉、感觉、嗅觉等所感知的却是一个模拟世界.如何将数字世界与模拟世界联系在一起,正是模拟数字转换器(ADC)和数字模拟转换器(DAC)大显身手之处.

PCM1744型音频数字-模拟转换器的性能及应用

本文简要介绍PCM1744型音频数字-模拟转换器的结构、性能、封装形式及应用中的注意事项。

基于冗余图灵机的解耦数字模拟转换器

DNS解析正处于一个棘手的状况。这一结论似乎是错误的,但是它确实是从已知结论中推导出来的。通过对公私密钥对的多年密切研究,我们可以证明互联网的竞争性,这体现了模糊网络的不幸原则。我们在这项工作的重点不是在于研究光纤电缆和拜占庭容错是否始终相协调,而是提出新的并行技术(Algin)。

磨砺15年 基于CTSD技术的高速ADC终于面世 NS推出业界首款采用CTSD技术的高速模拟/数字转换器

连续时间sigma-delta（CTSD）技术是一项较为复杂的技术，从上世纪90年代初开始研发至正式投入生产经历了超过15年的时间。这些年来，CTSD技术一直是高校与业内的热门研究课题。从90年代初至90年代中期为止，采用CTSD技术的模拟／数字转换器只能支持低速的产品，例如数字音频系统。直至几年前，带宽高达10MHz以上的模拟／数字转换器才正式面世，例如，15MHz的型号在2003年推出，而20MHz的型号则在2006年推出。