期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
嵌入式系统与DSP的高速接口设计 被引量:2
1
作者 单永琳 王金刚 +1 位作者 杨锡劢 秦承虎 《电子测量技术》 2006年第4期36-37,共2页
在嵌入式微处理器对FIFO进行读取操作时,由于一些微处理器本身自带高速缓冲存储器(Cache),会造成读数错误,本文将分析错误原因并给出3种解决此类错误的方案。在编写FIFO接口程序时,可以通过对Cahce进行刷新、禁用或反复赋新地址的方法... 在嵌入式微处理器对FIFO进行读取操作时,由于一些微处理器本身自带高速缓冲存储器(Cache),会造成读数错误,本文将分析错误原因并给出3种解决此类错误的方案。在编写FIFO接口程序时,可以通过对Cahce进行刷新、禁用或反复赋新地址的方法予以解决。采用以上方法均可以使微处理器从FIFO读出期望的数据,从而降低系统的错误率,提高系统的可靠性。 展开更多
关键词 S3C4510B 高速缓冲存储器 先入先出存储器 嵌入式系统
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部