基于FPGA的8B/10B编解码IP核设计

8B/10B编码技术将数据和时钟合并传输,有效减少电缆数量,广泛应用于质量体积受限的航天器上。针对FPGA自带的8B/10B IP核受版权限制、代码不透明的问题,设计了一个自主可控、移植性好、运行速率高、可靠性强的8B/10B编解码的IP核,除时钟外基于逻辑设计,其中编解码模块采用5B/6B与3B/4B 2个查找表降低资源占用,在解码端选取同频多相采样方法实现时钟与数据的恢复,有效降低解码器的采样频率。最后采用航天上常用的Virtex-4、Virtex-5和Kintex-7系列的FPGA进行误码率测试,在80 Mbps的通信速率下误码率小于10-9,验证了IP核设计的可靠性。

基于逻辑设计的光纤通信8B/10B编解码方法研究

本文研究了8B/10B编码中的内在相关性,并在此基础上提出一种基于逻辑设计的编、解码方法,以达到简化实现结构,用于大规模集成电路设计的目的。仿真结果证明本方法的逻辑运算量小、速度快、可靠性高。同时根据仿真需要,采用0.25μm CMOS工艺制作了编解码芯片中TSPC结构D触发器,其电路面积仅为200μm2。经测试,芯片的工作频率可从150MHz一直到2.37GHz。在50欧姆负载条件下,2.37GHz时钟的二分频信号的电压峰-峰值为1.58V,信号占空比为49%,相位抖动为4ps rms。该测试结果为采用本方法设计不同速率的超高速编解码芯片奠定了基础。

JESD204B接口协议中的8B10B编码器设计

基于JESD204B接口协议设计和实现了一种新型8B10B编码器。利用极性信息简化编码码表;利用3B4B与5B6B并行编码提升电路工作频率;利用人为加入一位均衡信息,减少逻辑处理层数。仿真结果表明,电路单元面积1 756 mm2、功耗1.13 m W及最大工作频率342 m Hz,相较于传统方法具有一定的改进且完全符合JESD204B协议规范。可应用于基于JESD204B接口协议的高速串行接口的设计中。

8b／10b编码实现LVDS交流耦合传输中的直流平衡

LVDS在高速数据传输中得到了广泛应用,但在传输过程中存在交流耦合,使得连续出现的0或1信号传输会出现丢数、误码等问题。通过介绍直流平衡在交流耦合中的作用,采用8b/10b编码的方法,实现了直流平衡。同时说明了8b/10b编码的具体实现过程中的重点和细节。通过仿真和实际数据收发,证实了该方案的可行性、准确性,提高了LVDS数据传输能力。

使用纠错技术的8b/10b编码器设计

文章探讨了应用于高速串行数据传输系统中的8b/10b编码技术以及BCH乘积码编码技术,提出了具有纠错功能的8b/10b编码器。整个设计方案以Verilog实现,经过综合和验证,结果表明该设计方案满足高速串行数据传输的需要。

一种新的8B/10B编解码方案设计与实现

对现有不同的8B/10B编解码方案进行了介绍和分析,同时研究8B/10B的编码特点和内在相关性,在此基础上提出一种可移植性8B/10B编解码方法,用VHDL语言进行设计,给出了仿真和综合结果。将其嵌入到FPGA中可构成一个资源占用少、速度快、可靠性高、可移植的IP核,实现了具体的硬件电路,验证了设计方法的有效性和可行性。

一种新的光纤通信8B/10B编解码实现方法研究

本文研究了8B/10B编码规则及其内在相关性,提出了一种查表和逻辑运算相结合的新的8B/10B编、解码方法,具有运算量小、编解码同步好、速度快、可靠性高等优点。该方法通过硬件描述语言Verilog HDL实现编解码算法的描述,并通过高性能的FPGA器件进行仿真和综合,实现了具体的硬件电路,并验证了设计方法的有效性和可行性。采用该方法可实现不同速率的高速8B/10B编解码模块或芯片的设计。

8B/10B编码器新型算法结构的设计与实现

针对目前数据传输对高速率的要求,在保留传统8B/10B编码优点的基础上,设计并实现了一种8B/10B新型算法结构,完成数据码和特殊码并行编码,编码器通过Cadence的NCVerilog进行功能验证,完成电路仿真与实现.通过Synopsys的Design Compiler工具在SMIC65nm工艺下进行综合,该编码器可达到在1GHz工作频率下占用逻辑资源面积为321μm2,具有运行速度快,占用逻辑资源小的特点.

一种新的8B/10B编解码设计

在分析8B/10B编解码规则和输入信号与对应数据间逻辑关系的基础上,提出了一种新的编解码和游程值计算方法,完成了编解码电路的可综合Verilog HDL语言设计,并在Quartus Ⅱ和ModelSim软件环境下实现了电路综合及仿真。仿真结果表明,该方法与现有8B/10B编解码方案相比,最大工作频率显著提高,资源占用相对较少且可靠性得到增强。

Fe_(60)Co_8Zr_(10)Mo_5W_2B_(15)块体非晶合金的形成及热处理对性能的影响研究

用铜模吸铸法获得直径为2mm的Fe60Co8Zr10Mo5W2B15和Fe60Co8Zr8Mo5W2Nb2B15块体非晶合金。采用X射线衍射(XRD)、示差扫描量热分析(DSC)、显微硬度及压缩实验等研究了非晶合金的结构、热稳定性及热处理前后的显微硬度与压缩性能。结果表明Nb的引入不利于非晶合金的形成;Fe60Co8Zr10Mo5W2B15非晶合金的显微硬度为1343HV0.2,抗压强度bσc为972.6MPa;在低于晶化起始温度的热处理,硬度稍有下降;但在高于晶化峰值温度的热处理,硬度值随时间变化先升高,后下降;在热处理时间相同的条件下,随着热处理温度的升高,合金的硬度升高,但压缩强度会明显下降。

幽门螺杆菌阳性与消化性溃疡患者IL-8、IL-10、IL-12及NF-κB表达的关系研究

目的研究幽门螺杆菌(H.pylori)与消化性溃疡(PU)患者胃黏膜IL-8、IL-10、IL-12及NF-κB表达的关系。方法采用荧光定量PCR法测定168例H.pylori阳性和46例H.pylori阴性的消化性溃疡患者以及30例正常对照者的胃黏膜IL-8、IL-10、IL-12及NF-κB mRNA含量,H.pylori阳性患者清除H.pylori后复查。应用免疫组化检测IL-8、IL-10、IL-12与NF-κB在胃黏膜组织的表达。结果H.pylori阳性组胃黏膜IL-8I、L-12及NF-κBmRNA含量较H.pylori阴性组和正常对照组明显增高(P均=0.000);H.pylori阳性患者清除H.pylori后胃黏膜IL-8、IL-12及NF-κB mRNA含量降低(P均<0.05)。免疫组化结果显示H.pylori阳性组较H.pylori阴性组以及正常对照组IL-8、IL-12、NF-κB表达明显增强(P均<0.05)。结论H.pylori感染可以诱导胃黏膜合成和释放IL-8、IL-12及NF-κB,它们是引起PU炎症以及进一步病理损害的重要因子。

PCI-Express中8b/10b编码解码器的设计与实现

文章在研究了8b/10b编码原理的基础上,采用FPGA设计并实现了PCI-Express总线控制器中的8b/10b编码解码器。8b/10b编码是一种面向字节的二进制传输代码。这种代码特别适合于高速串行总线的数据传输。这种编码编码的基本特性是保证DC平衡,采用8b/10b编码方式,可使得发送的“0”、“1”数量保持基本一致,连续的“1”或“0”不超过5位,从而保证信号DC平衡。8b/10b编码器可以通过一个5b/6b编码器和一个3b/4b编码器来实现。

一种新的8B／10B编解码硬件设计方法

在深入研究了8B/10B编码规则及其内在相关性的基础上,提出了一种新的8B/10B编、解码方法,该方法综合了查表法和逻辑运算法的优点,具有运算量小、编解码同步好、速度快、可靠性高等优点.用Verilog HDL语言实现编解码算法的描述,并通过高性能的FPGA器件进行仿真和综合,实现了具体的硬件电路,并验证了设计方法的有效性和可行性.

采用并行8b/10b编码的JESD204B接口发送端电路设计

为解决高速数据采样器采样数据的准确传输问题,对高速串行数据传输协议JESD204B进行了研究和设计.采用了一种名为并行编码的8b/10b编码电路,以减轻系统时钟的负担,提高数据传输速率,完成了发生器接口电路的设计.结果表明设计的接口电路功能正确,性能满足高速数据传输的要求;并行8b/10b编码电路可以显著提高数据传输率,降低系统时钟的要求.

JESD204B接口协议中的8B/10B解码器设计

JESD204B是一种用于数据转换器和逻辑器件内部高速互连的行业新标准,可支持高达12.5 Gbit/s的多通道同步和串行数据传输。设计和实现了一种符合JESD204B协议规范的8B/10B解码器,除了能够正确解码外,还包括控制字符、判断电路、数据极性检测和错误码字检测电路。利用极性信息简化了解码电路,利用组合逻辑提高了检错和极性检测速度,采取并行处理的拓扑结构加快了电路运行速度。跟其他典型电路相比,在芯片面积上缩小了近50%,最高工作频率提高了25%,满足JESD204B协议的指标要求。

光纤通道8B/10B编解码模块设计

8B/10B直流平衡编码是一种高性能的串行数据编码,也是光纤通道的一个重要组成部分。8B/10B编码由5B/6B编码和3B/4B编码2部分组成,本文以Disparity和RD(Run Disparity)属性为主线实现模块划分和算法优化。编码模块实际上是一个以Disparity为主线的查找表实现。解码模块分为有效性检测、特殊码解码、有效数据码解码以及RD计算和验证4个部分,并且采用流水线的方式实现。整个设计方案均以VHDL实现,并在QUARTUS-II4.0和Modelsim上进行综合和验证,结果表明该设计方法能够充分满足光纤通道的高速数据传输性能。

一种新的8B/10B编码器的设计方法

研究了8B/10B(8 bit/10 bit)编码规则及其内在相关性,提出了一种简单实用的8B/10B编码器的实现方法,具有运算量小、速度快、可靠性高等优点。该方法通过硬件描述语言Verilog HDL实现编码算法的描述,并通过高性能的FPGA器件进行仿真和综合,实现了具体的硬件电路,并验证了设计方法的有效性和可行性。

8B/10B编码器的设计及实现

本文介绍了8B/10B编码技术,提出了一种简单、实用的8B/10B编码器的实现方法,并且采用Verilog语言设计了一种通用的软核。通过在FPGA器件上进行测试,电路稳定、可靠,可直接嵌入到需要8B/10B编码功能的收发器电路中。

一种使用纠错技术的8B/10B编码器设计

针对目前高速通信中对高速率和低误码率的要求,本文设计并实现了一种具有纠错功能的8B/10B新型算法结构,输入数据先经过(7,4)BCH编码电路进行编码后再送入8B/10B编码器中进行编码,8B/10B编码电路采用数据码组和特殊码组并行编码结构实现。编码器通过Cadence的NCVerilog进行功能验证,完成电路仿真与实现。仿真结果表明,该电路可以正确实现8B/10B编码并具有纠正一位错码的能力。通过Synopsys的Design Compiler工具在SMIC 65nm工艺下进行综合,该编码器可达到在1GHz工作频率下占用逻辑资源面积为344μm2,具有运行速度快、占用逻辑资源小、误码率低的特点。

基于JESD204B协议高速并行8bit/10bit解码电路设计

提出了一种高速低延时8 bit/10 bit解码电路结构,采用四路并行通道同时处理输入数据,每一路具有K码检测、输入数据查错功能,能够在输入四路10 bit数据后的一个时钟周期内正确完成解码。所设计的解码电路通过搭建的通用验证方法学系统完成系统级功能验证,并基于65 nm工艺库进行综合、布局和布线,解码电路的面积为1 449μm^(2)。后仿真结果显示,解码电路的最高工作频率达415 MHz,四路可支持最高16.6 Gibit/s的串行数据传输速率,满足JESD204B协议标准推荐的最高传输速率12.5 Gibit/s的要求。将该解码电路用于支持JESD204B协议的高速数模转换器电路中,经测试,其传输速率最高达10.5 Gibit/s。