基于LVDS总线和8b/10b编码技术的高速远距离传输设计

随着数据传输对速度和距离要求的提高,提出了基于LVDS总线和8 b/10 b编码技术的数据传输设计方案。LVDS总线硬件接口采用专用转换器DS92LV1023和DS92LV1224,配合驱动器CLC006和自适应均衡器CLC014进行驱动和调节,使得LVDS信号可实现高速远距离传输。在主控制器FPGA内部,使用8 b/10 b编码技术对数据进行编码传输,可有效实现传输中的直流平衡,传输介质选用多模光纤。该设计已投入使用且经过考核验证,应用中传输速度为400 Mb/s,传输距离2 km,传输性能可靠、稳定。

LncRNA MEG8通过靶向miR-15a-5p调控MICA/B介导结直肠癌细胞免疫逃逸

目的:探究长链非编码RNA母系表达基因8(LncRNA MEG8)通过靶向miR-15a-5p调控MHCⅠ类相关蛋白A/B(MICA/B)介导的结直肠癌(CRC)细胞免疫逃逸机制。方法:RT-qPCR、Western blot检测CRC组织和细胞系MEG8、miR-15a-5p、MICA、MICB、NKG2D蛋白水平;双荧光素酶实验验证MEG8对miR-15a-5p的调控关系;采用脂质体转染法将NC、MEG8、miR-NC、miR-15a-5p分别或共转染至SW480、SW620细胞,记为NC组、MEG8组、MEG8+miR-NC组、MEG8+miR-15a-5p组;将NK细胞分别与SW480、SW620细胞共培养;ELISA检测共培养液中TNF-α、IFN-γ水平;CCK-8、EdU染色、Transwell实验检测细胞增殖、迁移和侵袭能力;RT-qPCR、Western blot检测细胞MEG8、miR-15a-5p、MICA、MICB、NKG2D蛋白水平。结果:与癌旁组织或正常结肠上皮细胞相比,CRC组织和细胞系中MEG8、MICA、MICB、NKG2D mRNA和蛋白水平降低,miR-15a-5p水平升高(P<0.05)。MEG8靶向调控miR-15a-5p。共培养体系中,与NC组相比,MEG8组细胞MICA、MICB、NKG2D蛋白水平、共培养上清液中TNF-α、IFN-γ水平明显升高,培养1 d、2 d、3 d后,OD值、EdU阳性率、迁移和侵袭细胞数明显降低(P<0.05);过表达miR-15a-5p能部分逆转过表达MEG8对细胞MICA、MICB、NKG2D、TNF-α、IFN-γ水平和增殖、侵袭转移能力的影响(P<0.05)。结论:MEG8通过靶向miR-15a-5p调控MICA、MICB表达,促进NK细胞活性,抑制CRC细胞免疫逃逸。

使用纠错技术的8b/10b编码器设计

文章探讨了应用于高速串行数据传输系统中的8b/10b编码技术以及BCH乘积码编码技术,提出了具有纠错功能的8b/10b编码器。整个设计方案以Verilog实现,经过综合和验证,结果表明该设计方案满足高速串行数据传输的需要。

一种使用纠错技术的8B/10B编码器设计

针对目前高速通信中对高速率和低误码率的要求,本文设计并实现了一种具有纠错功能的8B/10B新型算法结构,输入数据先经过(7,4)BCH编码电路进行编码后再送入8B/10B编码器中进行编码,8B/10B编码电路采用数据码组和特殊码组并行编码结构实现。编码器通过Cadence的NCVerilog进行功能验证,完成电路仿真与实现。仿真结果表明,该电路可以正确实现8B/10B编码并具有纠正一位错码的能力。通过Synopsys的Design Compiler工具在SMIC 65nm工艺下进行综合,该编码器可达到在1GHz工作频率下占用逻辑资源面积为344μm2,具有运行速度快、占用逻辑资源小、误码率低的特点。

动态人工模拟海水环境下两种B10铜镍合金腐蚀行为

采用动电位极化曲线和电化学阻抗谱测试并结合XPS测试和SEM/EDS微观表征,通过自制的冲刷腐蚀实验装置研究了两种B10铜镍合金在不同流速和不同时间下的冲刷腐蚀行为,比较了两种铜镍合金在不同冲刷条件下的腐蚀差异。结果表明,两种铜镍合金的腐蚀速率随时间的变化规律相似,在不同的流速下冲刷2 h后腐蚀速率较高,冲刷8 h后腐蚀速率较低。在低于4 m/s的流速冲刷不同时间后,A合金的耐蚀性整体上高于B合金的耐蚀性;当流速高于3 m/s且较长时间冲刷后,B合金的耐蚀性更好。这与钝化膜中Ni,Fe的化学态无关而与晶粒尺寸和孪晶数量以及Ni,Fe元素的富集有关。长时间高流速冲刷会促进钝化膜中Ni和Fe元素的富集,有利于增强钝化膜的耐蚀性。

基于FPGA技术的8B/10B信道编码设计

该文在分析8B/10B编码原理的基础上,设计了改进型8B/10B编码方案。该编码在完成高速数据信道编码功能的同时,可另外提供一路实时低速信道。基于FPGA技术采用查表法实现了改进型编解码电路,通过仿真验证了该编码方案的有效性,并在Spartan6系列FPGA中进行了综合测试。结果表明,此编解码方法占用的FPGA逻辑资源少,编解码速度可达到上百MB/s。

JESD204B接口协议中的8B10B编码器设计

基于JESD204B接口协议设计和实现了一种新型8B10B编码器。利用极性信息简化编码码表;利用3B4B与5B6B并行编码提升电路工作频率;利用人为加入一位均衡信息,减少逻辑处理层数。仿真结果表明,电路单元面积1 756 mm2、功耗1.13 m W及最大工作频率342 m Hz,相较于传统方法具有一定的改进且完全符合JESD204B协议规范。可应用于基于JESD204B接口协议的高速串行接口的设计中。

8B/10B编码器新型算法结构的设计与实现

针对目前数据传输对高速率的要求,在保留传统8B/10B编码优点的基础上,设计并实现了一种8B/10B新型算法结构,完成数据码和特殊码并行编码,编码器通过Cadence的NCVerilog进行功能验证,完成电路仿真与实现.通过Synopsys的Design Compiler工具在SMIC65nm工艺下进行综合,该编码器可达到在1GHz工作频率下占用逻辑资源面积为321μm2,具有运行速度快,占用逻辑资源小的特点.

8b／10b编码实现LVDS交流耦合传输中的直流平衡

LVDS在高速数据传输中得到了广泛应用,但在传输过程中存在交流耦合,使得连续出现的0或1信号传输会出现丢数、误码等问题。通过介绍直流平衡在交流耦合中的作用,采用8b/10b编码的方法,实现了直流平衡。同时说明了8b/10b编码的具体实现过程中的重点和细节。通过仿真和实际数据收发,证实了该方案的可行性、准确性,提高了LVDS数据传输能力。

PCI-Express中8b/10b编码解码器的设计与实现

文章在研究了8b/10b编码原理的基础上,采用FPGA设计并实现了PCI-Express总线控制器中的8b/10b编码解码器。8b/10b编码是一种面向字节的二进制传输代码。这种代码特别适合于高速串行总线的数据传输。这种编码编码的基本特性是保证DC平衡,采用8b/10b编码方式,可使得发送的“0”、“1”数量保持基本一致,连续的“1”或“0”不超过5位,从而保证信号DC平衡。8b/10b编码器可以通过一个5b/6b编码器和一个3b/4b编码器来实现。

采用并行8b/10b编码的JESD204B接口发送端电路设计

为解决高速数据采样器采样数据的准确传输问题,对高速串行数据传输协议JESD204B进行了研究和设计.采用了一种名为并行编码的8b/10b编码电路,以减轻系统时钟的负担,提高数据传输速率,完成了发生器接口电路的设计.结果表明设计的接口电路功能正确,性能满足高速数据传输的要求;并行8b/10b编码电路可以显著提高数据传输率,降低系统时钟的要求.

一种新的8B/10B编码器的设计方法

研究了8B/10B(8 bit/10 bit)编码规则及其内在相关性,提出了一种简单实用的8B/10B编码器的实现方法,具有运算量小、速度快、可靠性高等优点。该方法通过硬件描述语言Verilog HDL实现编码算法的描述,并通过高性能的FPGA器件进行仿真和综合,实现了具体的硬件电路,并验证了设计方法的有效性和可行性。

8B/10B编码器的设计及实现

本文介绍了8B/10B编码技术,提出了一种简单、实用的8B/10B编码器的实现方法,并且采用Verilog语言设计了一种通用的软核。通过在FPGA器件上进行测试,电路稳定、可靠,可直接嵌入到需要8B/10B编码功能的收发器电路中。

基于6B/10B编码的RS422遥测通信技术研究

RS422以其低成本、高可靠性的特点,广泛应用于工业和防务的通信接口。但同时由于自身传输速率慢和传输距离短的缺点,使得它的应用范围局限于低速、近距离传输。针对此类问题,对制约RS422传输速率和距离的原因进行深入的分析,提出了一种在软件上提升接口通信速率的方法,对RS422数据进行6B/10B编码,增加电平的转换使处理器更好地进行边沿判断;编码中去掉了传统8B/10B编码中的直流分量,实现编码的唯一性,并且具有一位纠错功能。实验证明,通过增加编码的方式使得RS422的传输速率更加接近于理论值,对工程上提高RS422的吞吐率有一定的借鉴意义。

基于8B/10B扰码理论的RS485通信技术研究

RS485通信在工业场合应用非常广泛,特别是在煤矿井下,经常采用这种传输方式进行远距离通信。但是,由于长距离通信电缆具有寄生电容等因素,使得传统的传输方法遇到特定的不平衡序列时,传输波形容易发生失真,为了避免这种情况,采用通信上广为应用的8B/10B扰码通信方法,将需要发送的数据经过扰码编码后再传输,接收端将收到的数据解码后还原原始数据。由于该通信方式将传输的数据充分的平衡和整型,有利于接收端的同步接收和解码。通过仿真数据也说明,在同样的条件下,采用8B/10B扰码通信方法比传统的RS485通信方法更有优势。这种通信方式计算简单,对硬件资源要求不高,特别适用于煤矿井下的RS485远距离通信。

基于8B/10B编码的高速长距离可靠传输设计

工程项目经常需要在恶劣的环境下进行数据的采集与分析,考虑到测试人员的安全,通常采用远距离传输方案。基于此,文中提出一种在传输过程中实现直流平衡的8B/10B编码的传输方案。传统的传输技术一般使用传输速度稳定的RS 422和RS 485,但二者传输速度较慢且均达不到240 Mb/s的高速传输要求。所提方案使用LVDS高速长线传输链路的可靠性设计,将LVDS作为数据的高速硬件接口,并在电路设计上加入缓冲器与驱动器来增加电路驱动能力和补偿远距离传输的数据损耗。另外,在逻辑设计中加入8B/10B编码机制来提高数据的可靠性,从而实现远距离传输。经验证,所设计系统工作稳定,串行数据在240 Mb/s的传输速率下,可实现在长度100 m的LVDS专用屏蔽双绞电缆的无误码率传输。

基于FPGA的8B/10B编解码IP核设计

8B/10B编码技术将数据和时钟合并传输,有效减少电缆数量,广泛应用于质量体积受限的航天器上。针对FPGA自带的8B/10B IP核受版权限制、代码不透明的问题,设计了一个自主可控、移植性好、运行速率高、可靠性强的8B/10B编解码的IP核,除时钟外基于逻辑设计,其中编解码模块采用5B/6B与3B/4B 2个查找表降低资源占用,在解码端选取同频多相采样方法实现时钟与数据的恢复,有效降低解码器的采样频率。最后采用航天上常用的Virtex-4、Virtex-5和Kintex-7系列的FPGA进行误码率测试,在80 Mbps的通信速率下误码率小于10-9,验证了IP核设计的可靠性。

光纤通信中8B/10B编码器的设计与实现

为了满足光纤通信系统中对线路编码的特殊要求,在深入分析现有8B/10B编码原理的基础上,提出了一种新的将同步块分组法与查找表法相结合的8B/10B编码方案。此方案的优势在于能在同一时钟下同步完成3B/4B编码和5B/6B编码,进而通过Disparity和Running Disparity这两个参数来控制编码后的4 bit数据和6 bit数据,使之结合为10 bit并行数据,最后通过串化器转化为高速的串行数据进行输出。整体设计方案用VHDL硬件语言实现了算法的描述,并在QuartusⅡ软件平台上实现了整个编码器的电路综合和波形仿真,结果表明该方案具有占用资源少、编码速度快、实时性好、可靠性高等优点,并且充分满足光纤通信中对高速数据传输的要求。

LVDS中8B/10B编码解码器的设计与实现

在研究了8B/10B编码原理的基础上,针对在LVDS中的应用,提出了一种简单、实用的8B/10B编码解码器的实现方法,并采用VHDL语言进行了设计实现,且完成功能仿真和FPGA验证,编码解码的设计方案数据传输稳定,符合在LVDS中应用的设计要求.

一种新的8B/10B编码器设计

在深入研究8B/10B编码原理的基础上,分析编码的内在关联性和逻辑性,给出了一种新的8B/10B并行逻辑编码方法,并在Quartus II上进行EDA综合和仿真,结果表明相对于现有8B/10B编码方法,该编码器逻辑运算量小,速度快.