JESD204B接口协议中的8B/10B解码器设计

JESD204B是一种用于数据转换器和逻辑器件内部高速互连的行业新标准,可支持高达12.5 Gbit/s的多通道同步和串行数据传输。设计和实现了一种符合JESD204B协议规范的8B/10B解码器,除了能够正确解码外,还包括控制字符、判断电路、数据极性检测和错误码字检测电路。利用极性信息简化了解码电路,利用组合逻辑提高了检错和极性检测速度,采取并行处理的拓扑结构加快了电路运行速度。跟其他典型电路相比,在芯片面积上缩小了近50%,最高工作频率提高了25%,满足JESD204B协议的指标要求。

8B/10B解码器设计

介绍了8B/10B解码技术,提出了一种简单、实用的8B/10B解码器的实现方法。它能把接收到的10B数据还原为原始的8B数据或特殊字符,还加入了数据输出通路选择电路、特殊字符判定电路、数据极性运算电路、校验数据电路和违规码类型判定电路。为得到高速的解码处理速度,电路设计中采用数据解码并行处理的拓扑结构来实现。

基于FPGA的8B/10B编解码IP核设计

8B/10B编码技术将数据和时钟合并传输,有效减少电缆数量,广泛应用于质量体积受限的航天器上。针对FPGA自带的8B/10B IP核受版权限制、代码不透明的问题,设计了一个自主可控、移植性好、运行速率高、可靠性强的8B/10B编解码的IP核,除时钟外基于逻辑设计,其中编解码模块采用5B/6B与3B/4B 2个查找表降低资源占用,在解码端选取同频多相采样方法实现时钟与数据的恢复,有效降低解码器的采样频率。最后采用航天上常用的Virtex-4、Virtex-5和Kintex-7系列的FPGA进行误码率测试,在80 Mbps的通信速率下误码率小于10-9,验证了IP核设计的可靠性。

8b/10b编解码器设计及其在测井系统中的应用

在分析8b/10b编码原理及其特性基础上,提出了采用Verilog语言在FPGA上实现8b/10b编解码器的方法;介绍了8b/10b编码技术在测井系统总线中的应用。经过实验室测试,该编解码技术保证了高速数字信号传输的直流平衡,结合位同步恢复技术,传输误码率低于1.0×10-10,完全满足复杂测井环境下的高速仪器总线要求。

基于FPGA的8B/10B编解码设计

为提高8B/10B编解码的工作速度和简化逻辑方法,提出一种基于FPGA的8B/10B编解码系统设计方案。与现有的8B/10B编解码方案相比,该方案是一种利用FPGA实现8B/10B编解码的模块方法,接收模块在收到外部发送的并行数据时,通过直接查找映射的方法转换成利于传输的串行信号。串行信号经串并行转换模块,将数据经10B/8B解码模块解码还原成原始数据。为了更好实现数据的传输,系统加入了极性偏差RD控制。结果表明,该8B/10B编解码系统设计方案传输数据稳定,满足设计要求。

8B/10B编解码的IP核设计

研究了8B/10B编码的编码特点和内在相关性,并在此基础上介绍了一种用VerilogHDL设计8B/10B编解码逻辑描述的方法,将其嵌入到FPGA中或设计成ASIC,可构成一个资源使用少、速度快、可靠性高的IP核。文中着重介绍8B/10B编解码总体设计方案,详细描述其内部工作原理和实现。最后给出在Altera公司软件平台QuartusII上进行EDA的综合和仿真结果。

基于CRC+8B/10B的高速远距离传输设计

针对航天测试中数据经过较长电缆传输可靠性下降的问题,设计了一种基于FPGA高可靠性传输系统。传输系统硬件采用成都振芯国产芯片GM8223和GM8224,配合使用驱动器和均衡器,增加增强电路驱动能力;加入预加重设计,增强信号高频成分,补偿衰减。传输系统软件从发送端初始化、LVDS收发逻辑流、CRC+8B/10B双重编码方面说明高可靠性传输。初始化可以保证发送端发送有效数,CRC+8B/10B双重编码以牺牲带宽来减少误码率。实践验证,在传输速率240 Mbit/s长度为120 m同轴电缆上可以实现零误码率传输。

光纤通道8B/10B编码的ASIC研究与设计

在目前的高速串行数据传输中广泛采用的是8B/10B编解码,为了达到简化实现结构,用于大规模集成电路的目的,研究了现有各种不同的8B/10B编解码的特点和内在相关性,并在此基础上介绍了用一种VHDL设计8B/1B编码逻辑描述的方法,将其设计成专用集成电路或嵌入到FPGA中,构成一个逻辑运算量小,速度快,可靠性高的IP核,最后给出在Altera公司软件平台Quartus Ⅱ上进行的EDA综合仿真结果。该测试结果为采用本方法设计不同速率的超高速编解码芯片奠定了基础。

使用CY7B933-400实现DVB-ASI接收系统的解码

本文选用美国CYPRESS公司的端到端通信接收处理芯片来实现DVB ASI接收系统解码过程 ,并且提出了DVB ASI接口的一些关键原则。

地震数据采集系统中的数据传输系统设计

针对地震数据采集系统中数据传输的要求,设计了一种长距离冗余数据传输系统,采用串行/解串(Serializer/deserializer,SerDes)技术,利用现场可编辑门阵列(Field programmable gate array,FPGA)作为控制,实现了多节点数据的远距离高速有序传输。两个相邻传输节点之间使用两条互为备份的数传通道同时发送数据,接收端硬件上实现两路数据的实时校验和判选,有效地提高了传输系统的稳定性和可靠性。

基于FPGA的高速光纤通信IP核研究设计

光纤通信主要用于当代通信系统和数据传输。在光纤通信系统中,运用FPGA结合专用的ASIC芯片,可设计完成高效率的数字通信。本文应用VHDL语言来编写程序,利用FPGA技术设计实现8B/10B编解码的IP核,在EDA仿真平台上进行了功能验证,为光纤通信提供了一种有效的设计方法,具有一定工程意义。

具有高速传输功能的数据采集板的设计

本文所设计的是具有高速传输功能的数据采集板,其中AD内部集成了带通滤波器,提高了AD性能又简化了采集部分前端的电路设计。为达到提高系统信息传输带宽,改善信息传输质量的目的,高速并/串转换单元采用Agilent的高速串/并转换芯片HDMP-2634实现高速数字信息的串行化、解串行化,光发射/接收模块实现了信息的电光、光电转换,并使用光纤作为信息传输的介质进行高速信息传输,带宽可达到2.5Gb/s以上。信息传输的质量以及环境适应性都得到了很大的改善。文中详细地阐述了系统的设计思想,功能模块的划分以及各个模块的具体实现,并且给出了部分仿真结果和系统的测试结果,达到了预期的设计目的。

基于LVDS的高可靠性远距离数据传输设计

针对数据在高速远距离传输过程中可靠性低的问题,提出了一种基于LVDS长线传输和新型8B/10B编解码的解决方案。该方案采用了国产LVDS编解码芯片,在硬件电路中加入驱动设计和均衡设计,补偿信号在长线传输中的损耗;在逻辑设计中加入了一种新型的8B/10B编解码,实现数据在传输中的直流平衡,提高传输的可靠性。经验证,该系统中LVDS串行数据可以500Mb/s的传输速率在240m的平衡双绞导线上实现无误码传输。

基于LVDS远距离高可靠性传输系统设计

为提高LVDS信号在远距离传输系统中的实时性和可靠性,设计了一种LVDS长线传输系统,信号在传输过程中采用了新型8B/10B编解码的编码方式。该系统的核心控制器件采用FPGA,利用LVDS编解码芯片完成编码部分,在硬件电路中加入均衡器和驱动器对LVDS信号进行补偿,降低信号在长线传输中的损耗。在信号的发送接收中加入8B/10B编解码方式,可以使数据在传输中的直流平衡,实现数据可以在远距离传输中以高速、误码率极低的方式去传输,满足传输要求的可靠性。经过系统的验证之后,LVDS信号在远距离传输时可以在240 m的传输介质中传输,信号的传输速率为500 Mbit/s,并且误码率非常低,系统工作稳定,符合要求。

基于FPGA的高速数据采集控制模块设计

以Spartan-3E系列FPGA为核心控制模块,结合AD10242模数转换芯片和MXP-123MD-F光收发模块,实现了高速数据采集和光纤传输。其中FPGA用于实现数据控制、双口RAM和8B/10B编解码等功能。该数据采集控制模块具有性能可靠、实时性强、集成度高、扩展灵活等特点,并且通过试验验证了其功能的正确性。

单粒子效应在线检测系统设计与实现

辐照试验作为航天器上各种电子元器件抗辐性能评估的重要手段,目的是通过试验前后的对比测试积累数据;但单粒子辐照试验相对特殊,其单粒子效应只会发生在上电过程中,且检测到的数据也无法直接远距离传回监控室。因此,为了满足试验要求,提出并设计了基于高速串行收发器(GTX)+光模块(SFP)的实时传输系统。经调试,该检测系统在1.25Gb/s传输速率下,性能稳定未出现误码现象;并已成功应用到多个项目的单粒子辐照试验中,证明了设计的正确性,达到了预期目的。