一种无需SDAC的新型流水线ADC架构——桥电位式流水线ADC架构

ADC/DAC是计算机技术的重要组成部分之一.本文提出的桥电位架构ADC,类似于流水线ADC,也是由多个StageADC采用流水线方式构成.文中提出了两个创新点:一是桥电位架构,在某个瞬间,基准电位链中必有一个基准电位既对应着模拟输入信号,又对应着数字输出信号,称桥电位,相对于流水线ADC而言,桥电位ADC中的基准电位链扩展了一项功能:将基准电位链中的桥电位直接取出与模拟输入信号相减就等于尾数电压,无需SDAC;二是翻转点ON式零损开关链,由此构成桥电位提取模块,使得桥电位只需流经仅仅一个零损开关即可被取出.这两项改进使得每个StageADC都只包含了SADC,而SDAC被摒弃.

18bit 20MS/s流水线ADC架构及行为级模型设计

为了设计出满足高端仪器仪表、电子通信设备等应用需求的高速高精度模数转换器(Analog-to-Digital Converter,ADC),提出了一种精度为18 bit、采样率为20 MS/s的流水线ADC架构。使用Verilog-A语言对每一级流水级中的子模数转换电路(Sub-Analog-to-Digital Converter,Sub-ADC)、乘法数模转换电路(Multiplying Digital-to-Analog Converter,MDAC)等关键电路进行建模,进而搭建出该ADC的整体行为级模型,并基于Cadence的Spectre仿真平台进行仿真验证。在理想情况下,得到的有效位数(Effective Number of Bits,ENOB)为18.01 bit,信噪失真比(Signal to Noise and Distortion Ratio,SNDR)为110.44 dB,无杂散动态范围(Spurious Free Dynamic Range,SFDR)为122.41 dB,验证了所设计的流水线ADC的架构和行为级模型的正确性。在加入运放有限增益、电容失配等非理想因素后,该Verilog-A行为级模型也有效反映出非理想因素对电路性能的影响。将行为级模型与数字校准算法联合仿真,证明了所设计的数字算法能够有效降低非理想因素对电路性能产生的影响。

高性能模数转换器技术研究进展

模拟/数字数据转换器(Analog-to-Digital Converter, ADC)是连接模拟世界与数字世界的桥梁,随着设计技术和制造工艺的发展,其各项性能指标有了长足的进步。本文首先介绍ADC的分类和性能特点,随后从高速ADC和高精度ADC两个设计方向,阐述不同结构ADC的基本原理和技术发展。在高速ADC方向,本文聚焦于SAR ADC和Pipelined SAR ADC的性能优化技术,如CDAC控制方法和比较器设计、非二进制冗余、环路展开以及级间冗余等。在高精度ADC方向,本文分析了Delta-Sigma ADC的多种类型和优缺点,并介绍了Zoom ADC、NS-SAR ADC的技术特点。本文还总结了一些新型的混合架构ADC,介绍它们的组成和研究进展。