混合滤波器组ADC系统的频响分析与量化噪声研究

根据带通采样定理对混合滤波器组ADC系统的抽取过程进行了系统理论分析,得到其失真/混迭函数。利用混合滤波器组ADC系统之综合滤波器组的多相结构,对混合滤波器组ADC系统量化噪声进行了详细研究。所得的理论结果为混合滤波器组ADC系统的失真/混迭函数与开关电容滤波器组ADC系统的失真/混迭函数一致,且混合滤波器组ADC系统的分辨率比其ADC提高了0.51og2M比特。

软件无线电直接射频采样的低速高效ADC系统研究

本文提出了一种低速高效混合滤波器组ADC系统,该ADC系统能对射频模拟信号(2MHz- 2000MHz)直接进行模/数转换,而且分辨率达到14比特以上,但其数字信号输出速率才105M SPS,因而该低速高 效混合滤波器组ADC系统对软件无线电的直接射频采样有很高的实用价值。

软件无线电的直接射频采样ADC系统研究

提出了一种高速混合滤波器组 ADC系统 ,该 ADC系统能对射频模拟信号 (2 MHz～ 2 0 0 0 MHz)直接进行模 /数转换 ,而且分辨率达到 1 2比特以上。显然 ,用此高速混合滤波器组

软件无线电直接射频采样的高速ADC系统研究

针对混合滤波器组ADC系统因其ADC模拟输入带宽低而不能对频率较高的射频模拟信号直接进行模 /数转换的瓶颈 ,本文提出了一种基于Nyquist采样定理和带通采样定理的抽取器数学模型 ,对该数学模型进行时域、频域的分析证明后 ,设计了一种基于该数学模型的SHA抽取器 ,进而在混合滤波器组ADC系统的基础上 ,提出了高速混合滤波器组ADC系统。它能将带宽为 (2MHz～ 2 0 0 0MHz)的射频模拟信号直接模 /数转换 ,且分辨率达到 12比特以上 。

时间交替ADC系统通道时钟延迟的多频正弦拟合算法

时间交替ADC系统(TIADC)各个通道之间存在的时钟延迟失配会导致系统输出信号失真。减小系统输出失真的许多校准方法都是以准确估计各个通道时钟延迟为前提的。利用多频正弦拟合算法对输出数据进行拟合,并结合TIADC系统输出频谱表达式,获得各个通道时钟延迟。该方法不需要专门的测试信号和额外电路,对TIADC系统通道数量及采样率亦无限制。仿真及实验表明,该算法可有效获得TIADC系统的时钟延迟。

时间交替ADC系统的一种动态误差补偿方法

目前有许多方法被用于补偿或减少时间交替ADC系统各个通道失配带来的误差,但这类方法仅考虑了静态效果,没有提供一种测量时间交替ADC系统误差的有效方法,对SFDR提高非常有限,并且难以满足实时性的要求。本文采用由状态空间索引的误差表对时间交替ADC系统的输出进行校准。该方法将某一通道作为参考通道,对其它通道的误差进行测量并生成由时间交替ADC系统输出状态索引的误差表,利用该误差表对各个通道的输出进行动态校准。最后将该方法用于400 MSPS/12 bit高速数字化仪的校准,在输入幅度为1V的1MHz正弦信号时,高速数字化仪的杂散失真可降低20 dB。

高速高精度ADC系统研究

由于单个ADC模拟输入带宽的限制,混合滤波器组ADC系统不能够直接对高达数GHz的模拟信号进行采样。本文提出了基于混频器和低通滤波器的抽取器数学模型,并且从时域和频域进行详细的分析和证明。最后在混合滤波器组ADC系统的基础上,提出了基于混频器和低通滤波器的高速高精度混合滤波器组ADC系统,它完全满足软件无线电和雷达等多个领域的高速高精度要求。

多阶微分采样及其在高速ADC系统中的应用

首先阐明了多阶微分采样的原理,给出了更为简洁的完美重构条件。然后根据该条件导出了多阶微分采样完美重构滤波器组的频谱响应和理想的冲激响应。对理想滤波器的冲激响应进行了延迟、截断和加窗来得到可实现的有限冲激(F IR)重构滤波器组,从而实现了高速的多阶微分采样型ADC系统。理论分析和仿真结果说明本文设计的重构滤波器组可以对多阶微分采样进行很好的重构,整个系统信纳比(S INAD)平均可达83.3 dB,无伪波动态范围(SFDR)平均达102.7 dB。

提高并行交替式ADC系统分辨力的一种新方法

为提高并行交替式ADC系统分辨力,提出一种将模周期T运算重排序图方法和偏置抖动方法相结合的新方法.根据存在偏置抖动时,使用模周期T运算重排序图方法后输出信号的频谱特点,采用低通滤波方法来提高系统的分辨力.利用输入信号频率与采样频率互为质数的特点,可使并行交替式ADC系统对直流和奈奎斯特频率的输入信号幅度分辨力都能提高.计算机仿真结果证明了本算法运算量小,易于实现.

基于AD9444的时间交叉采样ADC系统

应用AD9444的并采用AFB技术的四通道时间交叉采样ADC系统在提高分辨率的同时,也提高了系统的采样速率。

基于DSP与AD974的ADC系统的软硬件实现

本文主要介绍一种基于DSP和AD974的高精度多通道ADC系统的软硬件实现方案。利用简单的硬件电路和软件指令,用数字信号处理器TMS320VC5402的主机接口(HPI)做为通用IO(GPIO),控制模数转换器AD974的数据采样及转换传输。

直接数字频率合成(DDS)技术在ADC系统中的应用

从介绍 DDS的原理出发 ,将 DDS与 PL L做一些比较 ,分析了直接频率合成技术和传统频率合成技术之间的不同 ,提出了一个用直接频率合成技术的方法来提高 DAC系统中时钟准确性。

基于带通采样定理的高效ADC系统研究

目前对射频信号进行A/D转换存在很大难度,主要采用多片A/D器件并行使用,实现高速数据采集。带通采样技术含有同时调制信号和降低信号速率两种作用,鉴于此前端设计一种基于带通采样定理的SHA抽取器,后端加入表决系统,提出一种基于带通采样定理的高效ADC系统,经理论分析该结构切实可行,对于降低数据采样率和提高数据转换效率有一定的借鉴意义。

基于PIC单片机与AD7884的ADC系统

本文主要介绍了一种采用余弦反馈比较式原理的高速、高精度的16位A/D转换器AD7884的性能和工作原理。并把其与单片机PIC16C66相结合,构成了高精度、多通道ADC系统,实现了数据采样及其转换传输。

时间交替ADC系统的实现

时间交替ADC系统通过几片低速的ADC芯片进行并行交替采样,可以成倍地提高系统的采样频率,同时保持较高的分辨率[1]。但是由于芯片及具体实现过程中一些实际因素的影响,不可避免地会引入通道失配误差[2]。本文利用两片ADC芯片及外围电路来实现时间交替ADC系统,并通过Matlab软件对采样数据进行通道失配误差的估计和校正。Matlab仿真结果表明,该系统的采样率基本上达到了单片ADC的两倍,同时其通道失配误差通过算法校正后得到了有效地消除。

基于DSP和CPLD技术的多路ADC系统的设计与实现

介绍了基于DSP和CPLD技术,高精度多通道的ADC系统的设计与实现方案,利用简单的硬件电路和软件编程,采用DSP和CPLD相结合的方法,动态地设置采样通道,控制模数转换器MAX1162的数据采样及传输。

基于PCIe接口的高速ADC采集系统设计

随着现代电子技术的快速发展,数据采集被应用于各行各业,并且在雷达测控以及医疗成像等领域需要采样率达到Gsps级别.为了提高实时信号采集的速度与准确性,在考虑到实时性与通用性情况下,设计一种具有FMC接口、5 Gsps采样率、10位分辨率的数据采集系统.该系统利用Kintex-7系列芯片作为核心芯片,控制E2V公司的高速ADC芯片EV10AQ190,采集的数据经过多相滤波算法,通过PCIe总线传输至上位机.文中对数据采集系统的方案设计进行了阐述,对数据采集系统进行验证,并与Matlab仿真进行对比,结果显示该系统可以达到数据采集系统的设计要求.

带8051内核的系统级ADC芯片MSC1210介绍及应用

介绍德州仪器公司最近出品的带有高性能8051内核的系统级ADC芯片——MSC1210。说明8051内核单片机的特点、性能以及片上Flash、24位高精度A/D转换器的使用方法。利用MSC1210丰富的片上资源,可以很简单地构建精密数据采集系统。

3GSps超高速ADC系统设计解决方案

包含千兆采样率ADC的系统设计会遇到许多复杂情况。面临的主要挑战包括时钟驱动、模拟输入级和高速数字接口。本文探讨了如何才能克服这些挑战,并给出了在千兆赫兹的速度下进行系统优化的方法。在讨论中．时钟设计、差分输入驱动器的设计、数字接口和布局考虑都是十分复杂的问题。本文中的参考设计将采用ADC083000／B3000。