基于ADSP21160的并行信号处理技术

介绍了高端信号处理应用领域中对并行处理技术的需求,讨论了选用ADSP-21160作为并行信号处理机的处理器时并行结构的选择与实现。

小波变换Mallat算法的ADSP21160实现

小波变换是分析非稳定信号的一种非常有效的方法。Mallat快速算法使得小波变换的广泛应用成为现实。在实时信号的处理中,利用DSP实现小波变换受到了特别的关注。文章简单介绍了小波变换的Mallat算法,详细阐述了在ADSP21160上实现Mallat算法的方法,同时介绍了ADSP21160的基本特点及其集成开发环境。最后给出了应用ADSP21160集成开发环境的对Mallat算法的仿真结果。

基于ADSP21160的多通道同步采样并行处理系统

为了满足水声通信以及水下信号处理和目标识别等方面对高速实时并行处理系统的要求,文章设计并研制了一种基于4片SHARC-DSP芯片(ADSP21160)和多通道同步采样ADC芯片的多处理器并行数字信号处理系统,解决了水声通信与阵列信号处理中多通道同步采样和大数据量的高速实时处理的问题,同时该系统具有良好的稳定性和通用性。

基于VME总线多ADSP21160芯片的通用信号处理模块

利用通用信号处理模块构建信号处理系统的硬件平台已经成为雷达信号处理系统的发展方向 ,介绍了一种通用信号处理模块 ,该模块基于AD公司高性能浮点DSP芯片 ADSP2 1160 ,采用可靠性高、开放性好、通用性强的VME总线作为外部接口。分析了该模块的结构、性能、接口 ,总结了DSP开发、设计、应用中的经验 ,并给出了一个应用实例 。

基于ADSP21160的副本相关积分器实现

副本相关积分器(replicacorrelationintegrator,RCI)是时间扩展信道的最佳似然比检测器。重点研究RCI在高速信号处理芯片ADSP21160上的实时实现。首先从系统的要求出发,给出了用实数实现复数副本相关的方法。推导了RCI的递推算法,使其实时实现成为可能。通过比较Matlab和递推算法的结果可以看出,递推算法在减小计算量的同时保证了计算精度。

基于ADSP21160的多DSP阵列机系统

多DSP信号处理板广泛地运用于工业，军事，通信和医疗等许多方面，本文介绍了一种基于ADSP21160 的多DSP板设计,以及在VxWorks实时操作系统平台下，该板在数字式声纳的实时信号处理系统中的 应用，并介绍了在VisualDSP环境下的软件算法仿真和实现。

新一代SHARC结构的DSP-ADSP21160

介绍一种 AD公司新一代超级哈佛结构的 DSP-ADSP2 1 1 60的应用特点、主要性能及芯片内部的系统结构和功能框图 ,并简要介绍以 ADSP2 1 1

ADSP21160的多处理器系统在雷达信号处理器中的应用

介绍了利用4片ADSP21160构造的高速雷达信号处理器,并探讨了由链路口构成的松耦合多处理器系统,实现了雷达信号处理器对目标定位和搜索的MUSIC算法,通过研究高效并行处理技术和高速可靠的数据传输方法,确保了MUSIC算法的可行性和实时性。此多处理器系统已成功应用到了某雷达信号处理系统当中。

基于ADSP21160的Flash在系统编程设计与实现

主要介绍了在以ADSP21160为核心的硬件平台下,对用作引导存储器(Boot Memory)的Flash ROM进行 在系统编程的方法,给出了硬件接口电路和软件流程,并对需要注意的一些问题作了较为详细的说明。

基于ADSP21160的高速并行信号处理板的设计

介绍了利用4片ADSP21160处理器设计的雷达高速并行信号处理板。整板的峰值运算能力达2400MFLOPS,处理板间可通过链接口及VME总线接口进行通信,板间数据吞吐量达1280MByte/s,基于该信号处理板易于构成完整的高性能并行信号处理系统。该板运用高速电路设计方法来设计电路,进行信号完整性分析和仿真,保证了设计的质量。

基于ADSP21160的多处理器并行系统

首先介绍ADSP21160的功能及其特征,详细给出基于ADSP21160的多处理器并行系统的设计流程及外围电路。最后介绍该并行系统的应用。

基于SRFFT算法的FIR数字滤波器设计及ADSP21160实现

基于分裂基FFT(SRFFT)算法设计FIR数字滤波器,首先将输入信号经A/D转换成数字序列,运用重叠相加法将数字序列分段成固定长度的数据组,然后采用SRFFT算法对固定长度的数据组将时域的卷积运算转换为频域的复乘运算,再利用分裂基IFFT(SRIFFT)转换回时域,从而达到滤波的效果.基于SRFFT算法的FIR数字滤波器较其他FFT算法大量减少了复乘加运算量,提高了滤波效率.本文设计的滤波器是一个长度为400～500阶的可变FIR数字滤波器,输入信号为采样速率10 MHz的复数据,根据系统处理要求,采用2片高速浮点芯片ADSP21160构成多处理器并行系统来实现高速FIR数字滤波器的设计.

数字信号处理器ADSP21160的电源管理

详细讨论了AD公司的最新DSP产品ADSP21160在设计应用中的电源配置问题。该芯片要求有+2.5V和+3.3V两种电源,并且+2.5V要优先于+3.3V供电,提出了解决这一问题的方案。

基于ADSP21160的数字信号处理系统设计

本文使用ADSP21160芯片作为测量运动到达方向平台的主处理器,构建数字信号处理系统,用于信号的二维DOA估计的矩阵运算。

PC机串口与ADSP21160同步串口通信的电路设计与实现

利用EXAR公司的通用异步收发器ST16C1551实现微机串口与ADSP21160N步串口通信，在PC机上观察信号处理分机进行实时CFAR检测的中间过程和最终结果，该方案中ST16C1551实现数据的串／并、并／串转换，接口逻辑用FPGA实现：给出了硬件连接电路和设计方法。

基于ISA总线的ADSP21160链路口加载

本文主要介绍了通过ISA总线对ADSP21160进行链路口加载,并简要介绍了ADSP21160的链路口的特点及功能。

基于ADSP21160的机载雷达的实时杂波抑制处理

本文介绍机载雷达的地杂波抑制在工程上的实现方法，即通过杂波谱中心和谱宽的估计直接抑制主杂波，并且给出在利用ADI公司SHARC系统21160的Hammerhead-PCI(HHK)板上实现实时处理的结果。并验证该方法在工程上的可行性和有效性。

基于ADSP21160的高速并行信号处理板设计

利用 4片ADSP2 116 0处理器设计雷达高速并行信号处理板 ,整板的峰值运算能力达 24 0 0MFLOPS ,板间数据吞吐量达 12 80MBytes/s,基于该信号处理板易于构成完整的高性能并行信号处理系统。运用高速电路设计方法设计电路 ,进行了信号完整性分析和仿真。

基于ADSP21160的目标检测算法实现

强杂波背景中的雷达目标恒虚警检测是雷达信号处理的重要组成部分。本文首先介绍了数字信号处理芯片ADSP21160的主要特点,然后讨论了瑞利分布杂波背景中雷达目标恒虚警检测的原理,最后着重阐述了基于数字信号处理芯片ADSP21160实现杂波背景中雷达目标恒虚警检测的方法和仿真实验结果。

基于ADSP21160的高速并行信号处理板的设计

介绍利用4片ADSP21160处理器设计的雷达高速并行信号处理板。整板的峰值运算能力达2400MFLOPS,处理板间可以通过链接口及VME总线接口进行通信,板间数据吞吐量达1280Mbytes/s,基于该信号处理板易于构成完整的高性能并行信号处理系统。该板运用高速电路设计方法来设计电路,进行信号完整性分析和仿真,保证了设计的质量。