一种基于ALU运算单元的译码分配电路设计

本文介绍了一种基于ALU运算单元的译码器分配电路硬件设计,利用verilog硬件描述语言实现整体设计,并利用仿真编译工具对硬件功能进行验证。该译码分配电路实现了对ALU指令行进行逻辑解析,译成各个控制字,控制ALU指令的执行。