基于AMBA总线的SPI协议IP核的设计与验证

基于AMBA总线接口,设计了一个可灵活配置为Master/Slave模式、可设置传输速率并能适用于4种时钟模式的SPI协议IP核。详细说明了该IP核的系统构架、接口信号和子模块设计,使用VerilogHDL实现硬件设计,通过FPGA时序仿真,验证了该设计在实际工程应用中的有效性。

基于AMBA的AHB总线矩阵设计

本文设计了一种能够兼容AMBA主从设备的AHB总线矩阵,旨在实现多个主设备并行访问多个从设备,并且提高带宽,减少多路主机访问从机时产生的延迟.对主体架构和微架构进行描述,详述了各模块的设计思路,并通过Verilog HDL对所设计的总线系统进行了RTL行为级描述,并通过参数化设计,实现从机地址和总线支持主从机数量可配.最后搭建测试环境,对所设计的总线系统基本功能进行测试,证明8组主设备输入的情况下,在多主设备交叉访问多从设备的测试条件下,相比于传统AHB总线,AHB总线矩阵最多可减少3倍总线访问延迟、增加8.5倍总线吞吐量.

基于AMBA总线的存储控制器接口设计

在基于IP的SoC设计中,存在各IP协议不同、互联困难的问题,通用接口的设计成为IP核有效集成到系统中的关键技术.基于AMBA总线设计并实现了一款通用的存储控制器访问接口,高效地实现了异步传输、协议转换等基本功能,并对地址非对齐数据读写、数据拥塞等问题提出了有效的解决方案.经模拟验证,该接口成功完成了AMBA总线与存储控制器之间的协议转换与数据传输,从而实现了对存储控制器的系统整合.综合结果表明,该接口在时序、功耗与面积上均达到了设计要求.经实际性能测试,平均数据传输率达15.42GBps,带宽利用率达到97%.

基于AMBA总线的IIC协议IP核设计与验证

介绍了一种基于AMBA总线verilog HDL实现的IIC主机模式的IP核设计。该模块能够在标准和快速模式下运行,能够灵活配置为十位地址寻址或七位地址寻址模式。详细说明了该IP核的架构,各部分设计及状态转换过程。最后该模块通过了系统验证,并在xilinx FPGA上转化为硬件电路实现了所有功能。

PKU-DSPII中SPI接口与Bootrom程序设计

针对PKU-DSPII芯片,设计了具有AMBA AXI 3.0接口的SPI主机接口,支持四种传输模式、可变传输帧长度、频率可编程时钟输出和五种中断;同时,针对该SPI接口设计了RISC DSP的bootrom程序,包括从FLASH正常启动和对FLASH系统程序进行升级两种工作模式.通过功能仿真和FPGA原型验证,PKU-DSPII可以利用该设计的SPI接口成功通过外部FLASH启动或进行系统升级,证明了硬件设计和bootrom程序的正确性.该设计已提交华润上华0.18μm CMOS工艺流片.

龙芯1号IP验证方法

SoC设计中大量使用IP,其验证充分与否决定了设计的成败,其中处理器IP的验证十分复杂耗时。该文介绍龙芯1号IP的验证流程,阐述龙芯1号IP的基本结构及功耗低、配置丰富等特点。建立龙芯1号IP的仿真环境平台,提出平台的改进思路,其验证流程比传统验证流程更具多样性和完备性。