基于AMBA-AHB总线多核平台的JPEG解码

随着半导体工艺技术的发展,在单一芯片上集成多个处理器核已成为可能,在高端应用需求的驱动下,片上多处理器系统(Multi-Processor System-On-a-Chip,MPSoC)为高度并行的计算和通信提供了一种可行的解决方案。本文首先描述了一种基于AMBA-AHB层次总线结构的片上多处理器系统硬件架构,然后以此为基础实现了2种并行化的JPEG解码算法。实验采用Altera Stratix II FPGA器件,整个系统运行在60 MHz的时钟频率下,与采用单个处理器实现的串行JPEG解码算法相比较,在集成了4个处理器核的MPSoC系统架构上实现的并行JPEG解码算法得到的最大加速比为2.23。

基于AMBA的AHB总线矩阵设计

本文设计了一种能够兼容AMBA主从设备的AHB总线矩阵,旨在实现多个主设备并行访问多个从设备,并且提高带宽,减少多路主机访问从机时产生的延迟.对主体架构和微架构进行描述,详述了各模块的设计思路,并通过Verilog HDL对所设计的总线系统进行了RTL行为级描述,并通过参数化设计,实现从机地址和总线支持主从机数量可配.最后搭建测试环境,对所设计的总线系统基本功能进行测试,证明8组主设备输入的情况下,在多主设备交叉访问多从设备的测试条件下,相比于传统AHB总线,AHB总线矩阵最多可减少3倍总线访问延迟、增加8.5倍总线吞吐量.

AMBA-AHB总线接口的设计与实现

对AMBA-总线进行了简要介绍,并给出一SOC芯片中DDR SDRAM控制器的AHB总线接口的具体实现和验证方法。该设计采用Verilog进行RTL级实现,并在FPGA系统中得到验证。在基于0.18um工艺的库中综合频率达到160MHz,满足设计要求。

多核共享存储控制器中AMBA-AHB总线接口的设计

在基于IP复用的SOC设计中,片上总线作为SOC系统集成的互连结构,负责各种移植IP之间的正常通信。片上总线作为各设计模块通信的桥梁,成为了SOC设计中的关键问题。基于AMBA Rev2.0 AHB-L ite总线协议,通过在存储控制器与AHB总线之间设计AMBA接口,实现系统专用网络据数处理引擎PE与嵌入式通用处理器ARM共享存储控制器对片外存储设备进行正常访问。

片上系统中WISHBONE/AMBA AHB总线桥的前端设计

介绍了一种高性能W ISHBONE/AMBA(先进的微处理机总线体系结构)AHB(AMBA高性能总线)总线桥的前端设计方法。通过对两种总线协议的分析得到设计方案,并使用硬件描述语言实现。仿真结果符合设计要求,在SM IC 0.18μm工艺下对电路进行综合,给出了综合后的面积和功耗结果。64位宽的总线桥占用芯片面积不足0.09 mm2,工作频率可以达到750 MHz以上。

用于SoC芯片启动和调试的SPI转AHB接口设计

阐述设计的SPI转AHB模块,创造性地结合SPI Slave接口和AHB总线主设备接口的两种协议,专门用于SoC芯片的启动和调试场景,在FPGA实测和实际流片项目中,均得到验证和实际应用。

基于AHB总线的双通道DMA控制器的系统设计

直接存储存取是一种在各个模块间进行大量数据传输的高速度、高效率的传输方式。在CPU对DMA进行初始化配置后,允许DMA作为主机占用总线,直接对外围设备和存储器的数据进行读写,实现外设和存储器、存储器和存储器之间的数据传输,不再需要CPU的干预,可以解放CPU,极大提高数据传输效率。本文旨在基于AHB总线协议的双通道DMA控制器实现外设与存储器之间的数据传输。

基于AMBA总线协议的多请求DMAC设计及UVM验证

该文章提出一种新的传输技术--基于AMBA(Advanced Microcontroller Bus Architecture)总线的多请求DMAC(Direct Memory Access Controller)设计方法。该DMAC支持CPU通过APB总线来进行寄存器配置,通过AHB总线进行内存数据搬运,支持跨时钟域传输,支持链表传输模式,提高了DMAC系统的通用性,采用了内部多套请求寄存器以及内置轮询权重仲裁器的方式实现了多请求轮询传输模式,提高了DMA系统在面对多个传输请求时的灵活性,通过对比正常传输模式节省大量传输时间,实现了49%的效率提升。设计基于UVM(Universal Verification Methodology)验证平台,提出通用scoreboard设计方法快速定位DMA传输过程中数据比对出错位置,实现100%功能覆盖率。

面向SOC的可配置AHB接口组件

该文设计了面向SOC的可配置AHB接口组件。该接口组件针对SOC中的AHB总线从设备,提供寄存器、中断信号、SRAM、FIFO数据接口,实现了高度可配置性,兼顾了效率和重用性。该接口模块成功地应用在DAB和DRM接收机芯片的设计实践中。在DRM接收机芯片中的一个典型应用为0.18μmCMOS工艺下占用0.078mm2的面积。

AMBA片上总线在SoC芯片设计中的应用

本文介绍了AMBA2.0总线规范,AMBA在SoC芯片设计中的应用,以及如何借助DesignWare搭建一个基于AMBA的SoC芯片。

基于3G SIM卡SoC芯片设计的AMBA总线的精简策略

AMBA总线是SoC设计中普遍采用的总线架构,它对许多具体的设计项目往往显得过于庞大,结合3G SIM卡SoC芯片的设计,研究了AMBA总线架构的若干精简策略,提出了一些对总线进行裁剪的参考方法,经过AHB VIP验证环境表明结果可行.该方法对基于AMBA架构的SoC芯片设计有着一定的参考意义.

基于AMBA总线的SOC硬件加速器的研究

传统的控制算法由软件实现,运行速度相对较慢。为改善系统性能,提高系统处理速度,本文提出了基于AMBA总线的SOC硬件加速器的解决方案,并选取典型的四元数算法加以验证。本文介绍了实现四元数解算的硬件加速器设计,将该模块通过AMBA总线集成到LEON内核中,完成了系统级仿真,并在FPGA上进行了验证。结果表明SOC硬件加速器在控制系统中应用是可行的,且体现出很大优越性。

多层AHB总线在SoC芯片设计中的应用

AMBA总线是目前主流的片上总线标准。多层AHB结构代表了一种更先进的片上总线互连策略．它可以减少多Master系统的访问延迟，同时增加总线带宽。它与AHB协议是完全兼容的，所以市面上已经有了比较广泛的应用。本文简要介绍了多层AHB总线协议．给出了一个基于多层AHB总线结构的SoC设计方案并对实验结果进行了分析。

SoC体系结构中AMBA总线的系统级设计

建立系统级模型在SoC体系结构设计过程中的意义。AMBA片上总线和它的时序及基于AMBA的SoC体系结构。简要说明了SoC系统级设计中的各抽象层次模型和建模语言Sys-temC。并以AMBA系统总线AHB为例,介绍了如何使用SystemC建立其非时序模型的方法。

基于AMBA协议的SoC测试控制器设计

阐述一种实现SoC功能验证的测试控制器设计方法。该测试控制器的行为符合AMBA2.0标准协议,可以完成对AM-BA总线上其他IP(intellectual property)核的功能验证。给出了在SoC内部利用该测试控制器测试ARM的集成方法,同时详细给出了该硬件电路的实现方法和应用测试语言编写测试向量的具体流程。分析了控制器外部测试向量产生原理,通过对ARM7TDMI的测试应用实例,说明了利用该测试控制器可以高效地完成系统功能测试。

基于AMBA总线的SoC平台的设计和验证

SoC是大规模集成电路发展的必然趋势。完整的SoC平台包括硬件平台和软件平台,硬件平台上运行软件,软件平台又可以进一步验证硬件平台。本文设计了一个基于AMBA总线的SoC硬件平台,并以μClinux操作系统为基础构造软件平台。通过软硬件协同验证的方法,验证了平台的可靠性。该平台已在HDTVSoC设计中得到应用。

AMBA总线技术在片上系统(SOC)集成设计中的应用

在SOC设计中,AMBA总线得到广泛的应用。AMBA总线由高速总线AHB/ASB(Advanced H igh-performance Bus)和低速总线APB(Advance Peripher-al Bus)2种总线机制组成,实现R ISC处理器、IP核和外设集成。本文介绍了AMBA总线在SOC设计中的集成设计,并通过16C550串口通讯IP核集成设计例子,展示如何利用AMBA总线的APB总线接口集成IP核,搭建一个SOC系统。

基于SoC平台的AHB总线系统研究

针对SoC设计中的IP核复用问题提出了一种基于平台的解决办法。传统方法是将特定功能模块的非标准接口标准化为AHB主/从设备接口,但是这种方法设计效率较低,不便将模块有效地嵌入SoC平台。新的方法是基于ARMSoC通用平台设计寄存器总线标准接口,这种设计使整个系统的结构清晰,设计好的寄存器总线接口可增强系统的通用性,增强了系统中功能模块的可移植性。

一种基于AMBA总线的SoC硬件加速器设计

为了解决面向特定的应用场景下,嵌入式处理器处理能力不足的问题,针对片上SoC系统设计了一款硬件加速器,通过对系统算法进行深入分析,确定了硬件加速器的功能需求,并基于AMBA(Advanced Microcontroller Bus Architecture)总线架构设计了相关接口,使其符合AMBA总线协议的时序要求。在完成RTL代码之后,通过对电路进行仿真进一步验证了硬件加速器的时序功能与逻辑功能。仿真结果表明硬件加速器确实提高了系统整体的数据处理性能与算法程序的执行效率。

基于AMBA总线的相控阵雷达波控SoC设计

针对相控阵雷达波控系统高速、小型化、集成化的发展趋势,提出了一种基于ARM核和先进微控制器总线架构的波控片上系统方案,对主要组成模块的设计和验证方法进行了详细描述。验证结果表明,波控片上系统结合了硬件运算模块高速和软件设计灵活的特点,可满足各种相控阵雷达不同工作方式的需求。