基于AMBA-AHB总线多核平台的JPEG解码

随着半导体工艺技术的发展,在单一芯片上集成多个处理器核已成为可能,在高端应用需求的驱动下,片上多处理器系统(Multi-Processor System-On-a-Chip,MPSoC)为高度并行的计算和通信提供了一种可行的解决方案。本文首先描述了一种基于AMBA-AHB层次总线结构的片上多处理器系统硬件架构,然后以此为基础实现了2种并行化的JPEG解码算法。实验采用Altera Stratix II FPGA器件,整个系统运行在60 MHz的时钟频率下,与采用单个处理器实现的串行JPEG解码算法相比较,在集成了4个处理器核的MPSoC系统架构上实现的并行JPEG解码算法得到的最大加速比为2.23。

基于FSL总线的JPEG解码协处理器

介绍一种面向嵌入式应用,能与Micrblaze处理器较好地异步协同工作,不需要专用双口RAM的JPEG解码协处理器。该JPEG解码器采用Verilog语言实现,能很好地处理JFIF格式的JPEG压缩文件,并且在只有少量缓冲空间的FIFO上能正确工作。验证实验结果表明,该处理器在xilinx公司的XUP VirtexⅡ Pro开发板上,采用FSL总线与Microblaze处理器相连,工作效率较高。

基于NiosII的JPEG2000编解码系统设计与实现

给出了一个基于JPEG2000算法的红外图像压缩解压缩系统的设计方案。该系统使用专用的硬件压缩芯片ADV202以及ADV7179、ADV7189和FPGA内嵌的NiosII软核处理器,解决了直接采用FPGA+DSP设计复杂、开发周期长的缺点。NiosII软核处理器通过IIC总线对ADV202、ADV7189的控制实现图像数据的A/D转换和图像压缩,对ADV202、ADV7179的控制实现图像的解压缩和D/A转换。与此同时采用抽场补场的方式实现图像压缩和传输速率的要求,并且通过改变抽场参数可以实现传输速率的改变。实验表明文中的设计方案达到了系统要求的各项技术指标。

视频压缩监控系统应用

全面介绍了基于ZR36060的视频压缩监控系统的软硬件实现,最终完成对模拟视频信号的压缩及存储,并在上位pc机上显示解压缩后的图像.

基于AT89S51的视频压缩板设计

提出了基于AT89S51的视频压缩系统的软硬件实现方案,该系统可完成对模拟视频信号的压缩和存储,并可在上位机上显示出解压后的图像。该方案实现简单,成本低廉,具有较好的实际应用前景。