期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
低功耗三输入AND/XOR门的设计 被引量:11
1
作者 梁浩 夏银水 +1 位作者 钱利波 黄春蕾 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2015年第5期940-945,共6页
三输入AND/XOR门是Reed-Muller(RM)逻辑电路的一种基本复合门电路单元.针对现有AND/XOR门电路由AND门和XOR/XNOR门级联而成,导致电路延时长、功耗大等问题,提出一种晶体管级的CMOS逻辑和传输逻辑混合的低功耗三输入AND/XOR门电路.首先在... 三输入AND/XOR门是Reed-Muller(RM)逻辑电路的一种基本复合门电路单元.针对现有AND/XOR门电路由AND门和XOR/XNOR门级联而成,导致电路延时长、功耗大等问题,提出一种晶体管级的CMOS逻辑和传输逻辑混合的低功耗三输入AND/XOR门电路.首先在55nm CMOS工艺下,对所设计电路进行原理图和版图设计;然后对版图进行寄生参数提取,并在不同工艺角下与基于典型级联结构的电路进行后仿真分析和比较.实验结果表明,在典型工艺角下,所提出的电路的面积、功耗和功耗延迟积的改进最高分别达到18.79%,26.67%与31.25%. 展开更多
关键词 and/xor Reed-Muller逻辑 低功耗 功耗延迟积
下载PDF
Low power mapping for AND/XOR circuits and its application in searching the best mixed-polarity 被引量:9
2
作者 汪鹏君 李辉 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2011年第2期108-113,共6页
A low power mapping algorithm for technology independent AND/XOR circuits is proposed. In this algorithm, the average power of the static mixed-polarity Reed-Muller (MPRM) circuits is minimized by generating a two-i... A low power mapping algorithm for technology independent AND/XOR circuits is proposed. In this algorithm, the average power of the static mixed-polarity Reed-Muller (MPRM) circuits is minimized by generating a two-input gates circuit to optimize the switching active of nodes, and the power and area of MPRM circuits are estimated by using gates from a given library. On the basis of obtaining an optimal power MPRM circuit, the best mixed-polarity is found by combining an exhaustive searching method with polarity conversion algorithms. Our experiments over 18 benchmark circuits show that compared to the power optimization for fixed-polarity Reed-Muller circuits and AND/OR circuits, power saving is up to 44.22% and 60.09%, and area saving is up to 14.13% and 32.72%, respectively. 展开更多
关键词 and/xor circuits low power mapping MPRM polarity optimization
原文传递
基于双逻辑门级图形表示的功耗优化技术 被引量:3
3
作者 马雪娇 厉琼莹 +1 位作者 张骏立 夏银水 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2017年第3期509-518,共10页
针对现有基于传统布尔逻辑进行逻辑级功耗优化的局限性,提出逻辑函数基于传统布尔逻辑和Reed-Muller逻辑的双逻辑门级图形表示的功耗优化方法.首先在逻辑级采用简化有序二叉决策图实现逻辑函数的双逻辑表示;然后通过代数分解和布尔分解... 针对现有基于传统布尔逻辑进行逻辑级功耗优化的局限性,提出逻辑函数基于传统布尔逻辑和Reed-Muller逻辑的双逻辑门级图形表示的功耗优化方法.首先在逻辑级采用简化有序二叉决策图实现逻辑函数的双逻辑表示;然后通过代数分解和布尔分解获得双逻辑门级表示,进而基于功耗成本估算进行门级功耗优化;最后实现变量级和门级的两层次的优化方法.与学术界著名的ABC和工业界最先进的工具Design Compile(DC)进行比较的实验结果表明,该方法均具有一定的优势. 展开更多
关键词 双逻辑 and/xor Reed-Muller逻辑 低功耗
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部