基于Arria10的高速Serdes接口设计

随着航天测控技术的飞速发展,系统传输速率成为了限制系统整体性能的关键因素之一。Serdes接口以其传输速率高、抗干扰能力强、功耗低等优点,迅速成为高速传输接口发展的主流。针对串行链路速率及带宽不断提高的问题,提出了一种基于Arria10 FPGA芯片的高速Serdes接口模块的设计方案。通过板间的高速数据传输实验,使用Transceiver Toolkit验证了经过PMA参数优化后的单路10 Gbps的传输速率以及最高768 Gbps的总传输带宽,解决了高速传输系统对传输带宽要求高的问题,为系统实现高速数字开关矩阵的设计提供了技术支持。

GPON系统ONU-MAC层下行链路的研究及FPGA设计

GPON系统相关协议较复杂、实现难度大、涉及面广,所以在设计过程中采用分层的设计方法。针对GPON的分层结构,在原有的基础上进一步研究GPON MAC层的关键技术,包括物理媒介相关层(PMD层)、TC(传输汇聚)子层、帧格式、PLOAM信息的操作管理、开销字节的安排、物理层维护信元的分配、测距、安全、动态带宽分配、突发同步等,这些功能映射的过程需要用硬件描述语言(HDL)来对这些功能进行描述,并使用电子设计自动化工具来将这些描述综合成相应的硬件集成电路,熟悉时钟的提取和同步并进行同步以及硬件操作时的速率匹配问题,主要针对下行链路的设计。

基于ITU-T G.984的GPON系统FPGA设计

针对ITU-T G.984相关协议较复杂、实现难度大、涉及面广,GPON系统FPGA设计过程中采用分层的设计方法。MAC层为GPON系统的核心层,基于通用成帧协议的TC层可封装多种业务,研究了TC层协议和TC层帧结构,针对成帧子层提出了模块化设计方案。在Quartus Ⅱ环境下,以Arria GX EP1AGX60DF780C6为目标器件,通过硬件描述语言Verilog HDL语言,完成了MAC层的FPGA实现和整体仿真。

基于软件无线电的数字上变频系统设计

本文设计一个电路简单,变频频率易控的软件无线电的数字上变频硬件平台,而且其所有处理过程均在数字域上进行,可以在数字域上直接将基带信号上变换到所需的射频频率上。

28nm FPGA新器件满足多种设计需求

为了满足用户的多种设计需求,Altera公司日前发布其28nm器件系列产品,为业界提供最全面的器件选择。Altera此次新发布的是Cyclone V和Arria V FPGA系列产品、新扩展功能的是Stratix V FPGA以及此前发布的HardCopy V ASIC系列产品,为用户提供突出不同产品优势的解决方案。