硅条探测器前端ASIC芯片测试系统电路设计

介绍一种前端读出专用集成电路(ASIC,Application-Specific Integrated Circuit)芯片性能测试系统的电路设计与实现。该ASIC芯片可用于构成硅微条探测器、硅条、Si(Li)和CsI探测器的前端读出电子学系统。本文详细描述了测试系统的构成,主要电路设计,系统应用以及部分测试结果,并简要介绍了被测ASIC芯片的电路结构。

基于ASIC的直接数字频率合成器前端设计与实现

对基于ASIC设计流程的直接数字频率合成器(DDS)进行系统架构以及模块划分和算法分析;利用Verilog HDL进行RTL级功能仿真与测试平台的编写;完成模块中所有数字部分的设计、仿真,直至综合优化和时序分析的全过程。为满足高频率和低抖动的要求,需要反复综合,并充分考虑速度和面积等方面的影响;最后,对采用DDS实现数字调制进行了功能仿真与测试。

ASIC可测试性设计技术

可测性设计技术对于提高军用ＡＳＩＣ的可靠性具有十分重要的意义。结合可测性设计技术的发展，详细介绍了设计高可靠军用ＡＳＩＣ时常用的ＡｄＨｏｃ和结构化设计两种可测性技术的各种方法、优缺点及使用范围。其中，着重论述了扫描技术和内建自测试技术。

一种基于噪声的真随机数发生器的ASIC设计与实现

提出了一种应用于密码系统的硬件随机数发生器的ASIC实现,即通过振荡采样把相位噪声转变为随机数。为了使输出平稳,在输出级设计了异或链和伪随机网络。理论研究和仿真测试证明,该方案能生成分布均匀、彼此独立的随机信号。经制版流片后,芯片在1MHz时钟下输出满足随机性测试的串行随机数。

微型加速度测试仪的ASIC实现

本文设计了一种微型加速度记录仪用数字ASIC,它采用可编程设计技术,达到了小体积、低功耗及多用途设计目标。样片采用0．8μm工艺制造,封装尺寸为9×9mm。实际测试表明,它能够满足恶劣环境下的加速度采集要求。

大规模集成电路高温动态老化测试嵌入式图形发生系统的可编程ASIC实现

图形发生系统是大规模集成电路高温动态老化测试的核心子系统。在此 ,采用可编程 ASIC技术成功实现了这一系统。在体系结构及性能指标方面做了很大改进的同时 ,极大地减小了系统的 PCB尺寸 ,首次实现了嵌入方式。

ASIC设计流程中的典型问题研究

随着集成电路制造工艺的快速发展,系统芯片(SOC)及其功能ASIC模块的研究越来越引起关注.基于ASIC设计流程,讨论了当前ASIC设计中逻辑综合、易测性、低功耗等一些典型问题,并以工艺独立阶段和工艺映射阶段中ASIC综合需要解决的问题为研究重点,结合实例分析了其中的关键环节,以期作为高性能ASIC设计优化、可测性设计、设计验证等方向分析研究的前期工作.

基于专用ASIC的引信动态参数存储测试系统设计

针对某引信在膛内工作时出现的问题,设计一种小型的能够承受膛内发射和撞地时高冲击过载的存储测试装置,并对其进行测量。这套独立的弹载存储测试装置采用自主开发的弹载测试专用ASIC-HB0202,具有微体积、微功耗和可靠性高的特点。本测试系统安装在体积很小的引信腔内,不需要对弹丸进行改装,在一次实验过程中能够完成对引信在膛内整个运动过程的三轴加速度、转速等多路参数的测量,并已成功测得多组数据,是引信故障分析和改进设计的重要手段。

多采样策略ASIC的设计与实现

针对储存测试系统微型化的瓶颈问题,设计了具有多采样策略的ASIC(application specific inte-grated circuit)。该芯片可以根据被测信号的变化规律在一次测试过程中设置多种采样频率,可以有效利用系统有限的储存空间,减少储存芯片的数量。多种采样频率的转换通过触发信号自动完成。采用此ASIC的测试系统不仅在体积微型化方面提供了有效的途径,还提高了ASIC的灵活性,使其具有更加广泛的应用空间。芯片进行了测试和验证,能够达到设计要求,可以进行实际应用。基于此ASIC的存储测试系统比现有存储测试系统体积减小40%～60%。

一种前端ASIC芯片测试系统的设计与实现

介绍了一种专用集成电路芯片性能测试系统的设计与实现,该芯片适用于构建硅探测器前端读出电子学。描述了测试系统主要硬件电路设计,基于CPLD的快读出控制时序发生模块的实现,利用并口线来模拟I2C总线的方法,系统的调试和主要性能的分析。

一种用于ASIC芯片测试的多接口CPU模型的VHDL设计

为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试 ,降低芯片测试的复杂性及成本 ,本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现 ,设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较 ,该模型具有结构简单、多接口、高效率、调试使用方便等特点。本文对此CPU模型的设计思想。

通信数字ASIC的测试

本文追述了通信数字电路测试的一些主要技术，介绍了通信数字ＡＳＩＣ测试方法在国际上的最新进展，展望了它的发展方向。

基于BST技术的ASIC设计

专用集成电路 (ASIC)的测试需要设计一个专用测试集 ,测试过程复杂且成本高。而采用边界扫描测试技术设计ASIC ,其测试过程简便快捷 ,不需要复杂和昂贵的测试设备 ,可降低成本 ,提高产品质量。

特征码分析在ASIC设计中的应用

本文介绍了特征码分析仪的组成和基本工作原理，并提出了在ＡＳＩＣ设计中如何使用特征码分析的实施方案。

基于SIXS-ASIC的半导体传感器信号读出电子学系统的研制

介绍了一种用于半导体传感器信号读出的专用集成电路(ASIC,Application-Specific Integrated Circuit)的基本结构和工作原理,分析其测试需求,设计并实现了基于该ASIC芯片的探测器读出电子学系统。描述了测试系统的主要硬件电路设计以及对该芯片的控制流程,上位机通过USB与该电子学系统进行双向通讯,并利用FPGA对该ASIC芯片进行时序控制以及数据采集。最后,对测试系统进行功能测试,采用信号发生器给系统注入模拟不同沉积能量的半导体传感器信号,得到能谱图及相应的线性响应曲线。最后,分别用放射源90Sr/90Y和207Bi对该电子学系统进行性能测试,得出各自的能谱图。

ASIC设计中测试矢量产生与验证

介绍了ＡＳＩＣ设计过程中测试矢量的产生与验证步骤，包括激励编写规则、波形检查、测试矢量的获得以及测试矢量的验证。

基于虚拟仪器的集成电路自动测试系统设计

设计了一种集成电路的电特性参数自动测试系统,可测试24种专用集成电路。本系统充分利用GPIB总线技术,实现了测试仪器的远程控制。软件开发平台采用LabWindows／CVI,可自动完成数据的采集、传递与处理。研究表明系统具有快速的记录储存和计算分析产品质量信息的特点。

虚拟数字逻辑故障通用诊断系统设计方法研究

从数字系统故障检测的普遍性出发,在MaxplusII/Quartus环境中运用CPLD设计了其ASΙC,用开关DG1A05BW完成各引线的通用控制电路,借助Delphi强大的数据处理功能实现测试数据库的自动生成、图形化人格交互界面及故障测试,用后驱动技术提高故障定位能力,在PC机控制下虚拟地实现数字逻辑故障通用诊断系统。实验表明:系统具有硬件通用性强、编程灵活、扩展性好等特点。重点介绍其通用控制电路、CPLD设计及故障字典生成方法。

专用集成电路CAT技术的进展

本文简单地回顾了提高VLSI测试效率所采用的一些手段,讨论了在ASIC测试问题研究中出现的一些新观点、新方法、新动向,以及所取得的成果。在此基础上,文章阐明了ASIC测试技术的发展方向,并着重论述了可望在未来得到发展的,针对ASIC的功能测试方法。

基于FPGA的高速数据中继器设计

本文基于对高速数据中继器功能需求的分析及高速数据处理设计方案的研究,提出了基于FPGA的高速数据中继器的总体设计结构,并着重分析了高速数据中继器实现中的主要技术难点,最后对设计的高速数据中继器进行测试,对测试结果进行了分析。