基于VHDL语言和电路图混合输入的FPGA设计

以硬件描述语言（ＨＤＬ）为输入方式的硬件电路设计，现以发展成为第三代电路设计方法。本文通过使用ＶＨＤＬ语言和电路图的混合电路设计方法在Ｘｉｌｉｎｘ的ＦＰＧＡ上实现单片机ＰＩＣ１６Ｃ５７的兼容电路设计。

基于VHDL的ASIC芯片开发平台的研制

介绍了“基于VHDL的ASIC芯片开发平台的研制”的研制背景意义说明了该项目的成果“ASIC (VHDL)应用开发系统”所具备的功能及特点,还总结了项目研制过程中的技术考虑。

用VHDL语言在CPLD/FPGA上实现浮点运算

介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以Altera公司的FLEX10K系列产品为硬件平台,以MaxplusII为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算.

基于FPGA的VHDL语言设计优化

通过对 FPGA内部结构的介绍 ,以及对 VHDL语言特点的阐述 ,本文详细分析了作者在编程过程种常见的出现“毛刺”信号电路的两种类型 ,并且给出了优化的设计方法。

FPGA的VHDL设计策略

大规模的可编程逻辑器件已经显著改变了数字系统的设计过程 ,并且 VHDL语言在设计中的作用也日益显著 .简要论述了关于 FPGA的 VHDL 设计中一些注意事项 ,提高电路描述的正确性 ,从而提高

基于CPLD/FPGA的VHDL语言电路优化设计

VHDL电路的优化目标是充分利用CPLD/FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD/FPGA芯片中,并提高系统的工作速度和降低系统成本。分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元(Macro Cell)。

基于FPGA与VHDL的微型打印机的驱动设计

为了取代传统利用单片机驱动微型打印机,使用Altera公司的FPGA芯片EP3C25Q240C8N设计驱动打印机的硬件控制电路,并正确控制微型打印机的工作时序。软件使用硬件描述语言VHDL实现对微型打印机的时序控制,并通过QuartusⅡ软件平台下载到FPGA调试通过,证明该方法行之有效,完全可以取代传统利用单片机来驱动微型打印机,且抗干扰性好,可靠性高,具有较强的可移植性。

VHDL语言在FPGA中的应用

本文讨论了用VHDL语言进行FPGA设计的方法,简单介绍了VHDL语言的基本概念以及FPAG的设计流程,并举例说明了如何编写可综合的VHDL代码,使用Altera公司的MAX+PLUSII10.2开发软件进行功能仿真并给出仿真波形。

红外遥控器控制系统的VHDL设计与FPGA实现

采用VHDL语言设计了红外遥控器的控制系统 .该系统通过了实时仿真和验证 ,并下载到FPGA中执行 ,可实现键值及客户码的读入、红外发射码的生成及发送等功能 .电路模块的程序代码可重复使用 ,可方便地嵌入到各类需要红外遥控控制的嵌入式系统中 .

AC-Link数字音频VHDL编/解码的FPGA设计

提出一种利用FPGA实现AC-Link数字音频处理的设计方案.AC-L ink音频编解码系统以VHDL模块进行设计,经过波形仿真和结果验证后,将程序下载到FPGA中实现.这种设计方法可以缩短设计周期,提高设计的可靠性和效率.

基于FPGA组的ASIC验证原型系统和逻辑分割算法的研究与实现

随着ASIC设计规模的增长和问题复杂度的增加,传统的逻辑验证方法已难以满足应用的要求。基于FPGA组的验证方法能有效缩短系统的开发周期,可提供更快、更彻底的验证,更能满足逻辑验证的需要。本文对验证系统的可配置互连结构和ASIC逻辑分割算法进行了研究,提出了相应的实现方法。

基于FPGA的ASIC芯片抗辐射性能评估系统

针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还具备精确判定失效事件发生时刻、被测ASIC时序、内部状态及大致的内部路径位置的能力。对该系统进行单粒子翻转(SEU)辐射试验,试验结果表明,在81.4 MeV·cm^(2)·mg^(-1)的线性能量转移阈值下,该系统能自动判别没有发生SEU事件。目前,该系统已成功应用于自研高可靠性ASIC芯片抗辐射性能的评估。

快速傅里叶变换(FFT)的ASIC实现及现场可编辑门阵列(FPGA)验证

通过对FFT(fast fourier transformation),即快速傅里叶变换的一般算法的研究对比,确定合理可行的基2方法处理1024点FFT。在ASIC(application specific integrated circuit)专用集成电路上实现FFT硬件模块,并将该模块在FPGA(field programmable gate array)上进行原型验证。采用级联结构设计FFT模块,在尽量减小资源消耗的同时,提高FFT的运算速度。设计采用两组四个深度为256的双口RAM,乒乓结构处理,完成整个运算仅用了1 320个周期。最后用Xilinx公司的Vertex7-XC7VX690T芯片做FPGA原型验证,在时钟频率为50 MHz时,完成1 024点FFT仅用了26.2μs。

VITAL——设计ASIC模型的VHDL基准

ＶＩＴＡＬ是ＩＥＥＥ新近制定的一个用ＶＨＤＬ建立ＡＳＩＣ模型库的基准，它为ＡＳＩＣ库的建立、电路设计的描述提供了便利的、格式相对固定的描述方法，并为提高模拟性能提供了依据和基础．本文介绍ＶＩＴＡＬ的基本内容，并介绍用ＶＩＴＡＬ描述电路模型的方法．

基于VHDL的100BASE-T4HUB转发器设计及FPGA实现

设计了T4快速以太网HUB中数据转发控制系统电路;分析了基于CSMA/CD协议的100BASE-T4快速以太网HUB物理子层数据编码和传输机制;用VHDL语言设计了硬件电路,具体包括端口控制电路、仲裁电路、时钟多路选择器电路、FIFO电路、核心控制电路、标志生成输出多路选择器电路;用MAX+PLUSⅡ软件进行了仿真调试和器件下载测试,结果实现了CSMA/CD物理子层协议,同时表明采用VHDL设计电子系统具有调试方便、快捷有效的特点。

基于FPGA的嵌入式CPU的VHDL建模和设计

目前,基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分.提出一种嵌入式CPU核的VHDL行为建模方法,与传统的基于电路结构建模的CPU核的设计方法不同,新的VHDL建摸方法是基于指令对数据流流通控制行为的描述.使用这种方法可以快速建创建兼容已有指令集的CPU核的VHDL模型,易于修改,提高设计效率.同时介绍了兼容8051单片机指令的CPU的VHDL设计例子,并给出使用ISE7.1工具在Xilinx的Sparten 3器件上进行综合实现CPU核设计的结果和使用Modesim6.0工具进行指令操作仿真的结果.仿真的结果显示该建模方法是可行的,设计的CPU核可以运行在125 MHz时钟工作频率,指令执行速度超过40 MIPS.

VHDL和FPGA在高速A/D采样控制器设计中的应用

介绍了VHDL和FPGA,基于VHDL语言,用FPGA器件EPF10K20TC144-4芯片控制高速A/D转换芯片TLC5510的采样时序,在QuartusⅡ平台下进行软件编程,并下载到硬件,从而实现了采样控制器实例设计。

基于FPGA&ASIC的专用USB接口设计与实现

无驱型USB KEY专用接口的设计和实现是基于FPGA&ASIC的.该设计主要使用Verilog语言在FPGA上实现USB协议,并提供针对USB收发器和微控制器的接口.通过该接口USB KEY在接入系统后不需要驱动程序即可正常使用.该设计通过了软件的仿真并在FPGA上进行了硬件验证.

基于Xilinx ISE软件平台用VHDL实现FPGA电路设计

Xilinx ISE集成综合环境是Xilinx公司的现场可编程逻辑器件数字电路开发工具集,其集成的工具可以使设计人员方便、快速地完成FPGA／CPLD数字电路开发全过程。通过介绍一个16进制加法器的设计实现实例, 描述了如何基于ISE平台使用VHDL语言进行FPGA电路设计的原理和方法。

基于VHDL语言的FPGA设计

采用VHDL语言在Xilinx公司的FPGA芯片上实现通用8255芯片的设计,具体介绍了基于VHDL语言的FPGA设计和优化设计的方法。